En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Actualité des entreprises

Cadence annonce Encounter Digital Implementation System

Publication: Décembre 2008

Partagez sur
 
Premier flot de conception intégralement parallélisé de l’industrie de la conception électronique automatisée...
 

Le système d’implémentation RTL-to-GDSII ultra extensible marque l’entrée dans une nouvelle ère pour la productivité de la conception et de la validation des circuits avancés basse puissance et analogiques-numériques.

Cadence Design Systems, Inc. (Nasdaq : CDNS), leader mondial de l’innovation en conception électronique, annonce le lancement d’Encounter® Digital Implementation System, plate-forme numérique configurable d’implémentation offrant une incroyable évolutivité par la parallélisation complète de l’ensemble du flot de conception. Le système offre également une architecture mémoire ultra-efficace apportant une clôture de conception de haute performance et une grande capacité, même sur un seul CPU. Avec ce nouveau système, les concepteurs améliorent considérablement le temps de conception et de validation permettant d’accélérer le délai de mise sur le marché pour les circuits avancés numériques ou mixtes analogiques-numériques.

Avec des performances et des capacités améliorées, Encounter Digital Implementation System offre de nouvelles technologies pour le prototypage silicium, l’exploration de la surface et les synthèses RTL et physique. Il améliore la prévisibilité et l’optimisation dès les premières étapes du flot de conception. En outre, plusieurs nouvelles technologies avancées de conception, d’implémentation et de validation sont introduites, dont la synthèse d’implantation automatisée, l’optimisation intégrale multimode et multicorner, les synthèses Clock tree et Clock mesh insensibles aux variations de procédés et économes en énergie, le placement et l’optimisation de grande capacité, le routage 32 nanomètres et l’optimisation pour la fabrication, l’implémentation orientée vers la validation, et les fonctionnalités de conception de puces retournées (flip chip).

Les technologies pour les procédés avancés d’Encounter Digital Implementation System, dont l’optimisation orientée lithographie, CMP, thermique et statistique, en font une solution aux possibilités uniques pour les conceptions 45 et 32 nanomètres, qui ont plus de 100 millions d’instances, plus de 1000 macros, des vitesses de fonctionnement dépassant le gigahertz, des budgets de puissance très réduits et de grandes quantités de contenus mixes analogiques numériques. Le système apporte une mise en œuvre complète orientée fabrication et variabilité, ainsi qu’une infrastructure intégralement multi cœurs pour une validation de conception rapide et prévisible.

http://www.cadence.com

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: