Electronique Mag - Le journal de l'électronique.

Microsemi Corporation, un fournisseur leader de solutions de semi-conducteurs différenciées par la consommation, la sécurité, la fiabilité et la performance, a annoncé aujourd’hui sa SoftConsole version 5.1, le premier environnement de développement intégré (Integrated Development Environment, IDE) Eclipse sous Windows destiné aux conceptions utilisant des architectures de jeu d’instruction (ISA, Instruction Set Architectures) open source RISC-V telle que RV32I. SoftConsole, l’environnement de développement logiciel gratuit de Microsemi permettant de réaliser rapidement des conceptions en langage de programmation C et C++ pour ses Field Programmable Gate Arrays (FPGA), sera introduite lors de la Design Automation Conference (DAC) dans une présentation mettant en évidence son architecture ouverte, sa faible consommation et ses capacités de développement en utilisant des cœurs CPU logiciels (soft) RISC-V.

« Sachant que la majorité des concepteurs FPGA de Microsemi utilise la plate-forme Windows pour leurs développements, SoftConsole v5.1 prend en charge non seulement nos cœurs CPU logiciels RISC-V pour réaliser des conceptions avec nos FPGA hautement sécurisés et fiables, mais aussi pour toutes les extensions standards ISA RV32I », déclare Tim Morin, directeur du marketing de Microsemi, qui présentera ce sujet à DAC le 20 juin. « Cette version élargit l’écosystème RISC-V pour ceux qui développent sur des machines sous Windows et s’appuie sur notre position de leader alors que nous continuons d’investir dans cette architecture pour fournir aux clients un support durable et fiable de leur feuille de route ».

La SoftConsole v5.1 de Microsemi, un ensemble de compilateurs GNU (GCC, GNU Compiler Collection), supporte actuellement Windows et Linux pour les conceptions RISC-V et peut être utilisée pour les implémentations RV32I, y compris les extensions de l’architecture RV32I de base telles que M, A, F, D, G et C. Caractérisée par une faible consommation et une architecture ouverte, elle supporte les CPU soft RISC-V à base de FPGA PolarFire™, RTG4™, SmartFusion™2 et IGLOO™2, de Microsemi, ainsi que le kit Arduino HiFive1 de SiFive, une société fabless de semiconducteurs qui produit des puces d’ordinateur basées sur l’ISA RISC-V. SoftConsole v5.1 convient parfaitement pour développer une grande variété d’applications dans les secteurs de l’aérospatiale et de la défense, des communications, des centres de données et de l’industrie.

RISC-V, une ISA qui est une architecture ouverte standard sous la gouvernance de la Fondation RISC-V, offre de nombreux avantages, y compris de permettre à la communauté open source de tester et d’améliorer les cœurs à un rythme plus rapide que les ISA fermées. Comme le cœur de propriété intellectuelle (IP) RISC-V n’est pas crypté, il peut être utilisé pour assurer confiance et certifications, ce qui n’est pas possible avec des architectures fermées. La portabilité est un autre avantage de cette technologie. Par exemple, les concepteurs peuvent commencer le développement avec le cœur RISC-V de Microsemi dans leurs FPGA, puis passer à un circuit intégré spécifique à l’application (Application-Specific Integrated Circuit, ASIC) sans aucune redevance.

« Rumble Development est ravi que Microsemi investisse dans le RISC-V avec son cœur d’IP et sa nouvelle version de SoftConsole IDE », déclare Michael Aronson, président de Rumble Development, un client de Microsemi qui fournit des solutions logicielles sur mesure aux OEM (Original Equipment Manufacturers). « Nous sommes convaincus que la portabilité, la stabilité et l’ouverture de cette ISA combinée avec l’écosystème de Microsemi nous permettront d’innover plus rapidement et de proposer les meilleures solutions ».

En tant qu’environnement de développement logiciel gratuit prenant en charge le développement rapide d’exécutables C et C ++ pour les FPGA de Microsemi via des cœurs de CPU soft RISC-V, SoftConsole v5.1 fournit une interface graphique souple et facile à utiliser pour la gestion de projets de développement de logiciels embarqués. Les clients peuvent rapidement développer et déboguer des logiciels et les implémenter dans les FPGA Microsemi, avec un débogueur entièrement intégré offrant un accès facile au contenu de la mémoire, aux registres et à l’exécution en une seule étape. SoftConsole permet également aux utilisateurs de configurer les paramètres du projet et d’organiser les fichiers, d’accéder simultanément à plusieurs fenêtres d’outils et offre la possibilité de modifier rapidement l’affichage des résultats du débogage. En outre, Libero SoC, la suite complète d’outils de conception pour FPGA de Microsemi, comprend le catalogue Firmware pour exporter le firmware des cœurs soft de CPU FPGA qui peuvent être importées dans SoftConsole.

RISC-V ISA a été nommé Meilleure Technologie de 2016 par The Linley Group lors de ses Analysts’ Choice Awards annuels en janvier 2017, et son principal analyste, Linley Gwennap, a exprimé son soutien à cette technologie émergente.

« RISC-V est une application moderne basée sur l’ensemble d’instructions RISC classique, offrant une approche propre et extensible adaptée à une large gamme d’implémentations de microprocesseur. Plus précisément, l’ensemble d’instructions RISC-V open source, sans redevance, crée un nouveau business model pour les concepteurs de CPU », déclare Gwennap. « Cette combinaison a généré un intérêt considérable de l’industrie pour RISC-V, ce qui entraînera plusieurs déploiements commerciaux dès cette année et dans l’avenir ».

Grâce à la participation de Microsemi dès le début dans la création de la Fondation RISC-V, la société a un rôle leader dans l’établissement de cette norme émergente et dans son écosystème. Microsemi travaille en étroite collaboration avec l’organisation à but non lucratif pour s’assurer que l’ISA devienne une norme industrielle pour une grande variété de systèmes processeurs. Ted Speers, responsable de l’architecture des produits et de la planification de la SoC business unit de Microsemi, a été nommé au conseil d’administration inaugural de la Fondation RISC-V en juillet 2016 et Ted Marena, directeur du marketing des SoC FPGA, a été élu vice-président du RISC-V Marketing Committee en août 2016.

Présentation à DAC de SoftConsole et de RISC-V le 20 juin à 13h30

La nouvelle SoftConsole v5.1 de Microsemi sera présentée par Morin lors d’une conférence intitulée « RISC-V Tool Chain—An Example Implementation » dans le cadre des séances pédagogiques RISC-V à la DAC à Austin, Texas, le mardi 20 juin à 13h30 heure locale.

http://www.microsemi.com/