Electronique Mag - Le journal de l'électronique.

Westford, Massachusetts, États-Unis ; Munich, Allemagne ; Cambridge, Royaume-Uni – Zuken® et XJTAG®, un leader en technologies boundary scan et de testabilité des conceptions, ont établi un partenariat visant à ajouter des capacités de testabilité des conceptions (DFT) à la suite CR-8000 de Zuken afin d’améliorer la couverture de test lors de la saisie du schéma. Cette capacité repose sur l’outil XJTAG DFT Assistant, et sera disponible dès cette année sous la forme d’un module complémentaire gratuit pour les utilisateurs de l’outil CR-8000 Design Gateway de Zuken.

CR-8000 est une plate-forme de conception de systèmes à base de cartes électroniques native 3D, centrée sur le produit final. CR-8000 prend directement en charge la conception de l’architecture, la conception multi-cartes simultanée, la co-conception puce/boîtier/carte et la co-conception de la CAO mécanique entièrement en 3D. CR-8000 Design Gateway est la plateforme de conception et de vérification de circuits logiques de Zuken.

Valider la connectivité de la chaîne JTAG

La densité des circuits imprimés ne cessant d’augmenter, il devient de plus en plus difficile de prévoir des accès aux broches situées sous de nombreux boîtiers pour les tests lors de la fabrication, notamment pour les boîtiers à matrice de billes (BGA). La technologie JTAG a été conçue pour offrir un accès de test facile, de sorte qu’une conception JTAG optimisée puisse avoir un effet positif sur le retour sur investissement. Une couverture de test JTAG mal optimisée au début de la conception peut avoir des conséquences sur les coûts de fabrication et nécessiter une modification de la conception de la carte.

XJTAG DFT Assistant aidera les ingénieurs à valider que la connectivité de la chaîne JTAG est correcte, tout en affichant les accès et la couverture du boundary scan sur le schéma électronique grâce à son intégration complète à l’outil CR-8000 Design Gateway.

Simon Payne, le PDG de XJTAG, explique : « XJTAG est heureux de rejoindre l’écosystème de solutions de Zuken. Les entreprises doivent déterminer comment maximiser la couverture de test en utilisant le moins de points de test possible au début de la phase de conception. Il est donc essentiel de connaître quel accès JTAG est disponible dès l’étape de schématique du processus de conception. XJTAG DFT Assistant pour CR-8000 Design Gateway de Zuken permettra de voir plus facilement l’accès au test au fil des évolutions de la conception.. Les ingénieurs de test peuvent ainsi réellement optimiser le test avant la production des circuits imprimés. »

Bob Potock, vice-président du marketing chez Zuken USA, Inc, explique : « La technologie de boundary scan et DFT Assistant de XJTAG permettront aux ingénieurs de construire, optimiser et mesurer la couverture de test de la chaîne au début de l’étape de saisie du schéma. Pour nos clients, cette amélioration est synonyme d’une meilleure couverture de test qui se traduira par de meilleurs rendements en fabrication et une diminution des coûts. »

http://www.zuken.com