Electronique Mag - Le journal de l'électronique.

Mentor Graphics Corporation (Nasdaq : MENT) annonce que STMicroelectronics a adopté l’outil de génération automatique de patterns de test (ATPG) TestKompress® dans ses kits de conception 65 nm et 45 nm. Le nouveau flow de tests permettra de réaliser des tests de production de grande qualité pour des applications telles que l’automobile, les infrastructures cellulaires et l’imagerie.

« Nous bénéficions d’une collaboration très fructueuse pour incorporer la technologie DFT (Design-For-Test) de Mentor Graphics à nos flows de conception nanométrique à 65 nm et en dessous », déclare Roberto Mattiuzzo, directeur des Solutions de test numériques de la division Central CAD and Design Solutions du département Technology Research and Development de STMicroelectronics. « Avec les nouveaux types de défauts qui apparaissent avec les technologies avancées, le nombre limité de broches de circuits intégrés disponibles pour les tests, et la nécessité d’employer des autotests de meilleure qualité pour le diagnostique des circuits une fois qu’ils sont embarqués dans un système, nous avons assisté à une augmentation significative des exigences en matière de test. Aussi sommes-nous ravis d’ajouter Mentor Graphics à l’éventail de solutions EDA supportées par STMicroelectronics dans le domaine du DFT. »

La tendance à la miniaturisation fait apparaître de nouveaux défauts qui peuvent échapper aux tests traditionnels basés exclusivement sur des modèles de fautes statiques. Les applications qui éxigent des circuits intégrés de très haute qualité nécessitent l’utilisationde modèles de fautes spécifiques ciblés sur ces nouveaux types de défauts. STMicroelectronics emploie un large éventail de tests de fabrication comprenant des tests « at-speed » pour capter les défauts en timing ainsi que des tests de type bridging pour assurer la qualité de ses circuits intégrés. La technologie de compression TestKompress de Mentor permet d’ajouter ces tests additionnels tout en réduisant le volume des données de test et la durée des tests. STMicroelectronics utilise également les outils DFT Mentor pour ajouter des tests « n-system » à ses circuits intégrés afin de permettre un contrôle rapide de l’intégrité système et d’en simplifier le dépannage.

« Nous avons conçu un circuit en technologie 65nm avec des tests de production utilisant le produit TestKompress de Mentor, ce qui nous a permis d’atteindre nos objectifs de couverture de test, qui sont particulièrement stricts », déclare Angelo Oldani, directeur du groupe design de la division Communication Infrastructure du groupe Computer and Communication Infrastructure de STMicroelectronics. « L’étroite coopération de Mentor nous a également aidée à utiliser le produit LBISTArchitect pour ajouter des autotests (Logic Built-In Self-Test), ce qui permet de tester le circuit une fois dans l’application finale afin d’assurer un fonctionnement fiable pour les applications particulièrement exigeantes. »

Les capacités de compression élevées de TestKompress peuvent également servir à mettre en œuvre une stratégie de test LPCT (Low Pin Count Testing), ce qui permet d’appliquer des tests de grande qualité à un large éventail de composants, y compris de type « System in Package » (SiP) ayant un nombre de broches limité pour le test. Le test LPCT peut également servir à la réalisation de test multi-sites en permettant la parallélisation du test des circuits sur le testeur.

« Nous tirons parti de la haute compression de TestKompress pour les tests dont nous avons besoin pour nos circuits intégrés d’imagerie pour lesquels un très petit nombre de broches est disponible », déclare Jocelyn Moreau, directeur DFT de la division Imaging du groupe Home Entertainment and Displays de STMicroelectronics. « Nous sommes en mesure d’atteindre nos objectifs de couverture et de qualité de tests avec seulement trois broches disponibles sur nos circuits. Cette approche accélère l’adoption de la technologie de compression de TestKompress sur nos circuits »

La gamme de produits DFT de Mentor, premier fournisseur de solutions de test de circuits intégrés numériques, offre une solution complète pour les tests de production de circuits intégrés avancés comprenant la génération de patterns de test (SCAN testing), de Logic BIST, l’analyse de patterns de test et le diagnostique des circuits défaillants. La technologie EDT (Embedded Deterministic Test) primée et brevetée de Mentor offre la plus grande compression de patterns de test disponible actuellement. Elle répond aux exigences critiques des circuits intégrés en technologies avancées. La gamme de produits DFT de Mentor domine également le marché des solutions ATPG numériques.

http://www.mentor.com/