Electronique Mag - Le journal de l'électronique.

Gère l’intégration de circuits intégrés homogènes et hétérogènes avec un boîtier haute densité pour améliorer l’efficacité de l’optimisation des puces et des composants passifs.

La société taïwanaise Advanced Semiconductor Engineering, et Cadence Design Systems, annoncent aujourd’hui avoir collaboré à la réalisation d’une solution de CAO électronique (EDA) pour le System-in-Package (SIP) capable de relever les défis de conception et de vérification des boîtiers multi-puces de type FOCos (Fan-Out Chip-on-substrate).

Cette solution se compose du kit de conception SiP-id™ (System-in-Package intelligent design), d’un flot de référence enrichi qui inclut des outils de conception de boîtiers et de vérification de circuits intégrés de Cadence, ainsi que d’une nouvelle méthodologie permettant de répondre aux exigences de conception aux niveaux wafer, boîtier et système au sein d’un flot automatisé et unifié. En déployant la méthodologie SiP-id™ d’ASE, les concepteurs peuvent réduire les itérations de conception et améliorer la productivité de façon significative par rapport aux actuels outils de CAO électronique avancés dédiés au packaging, réduisant ainsi les délais de conception et de vérification des boîtiers SiP ultra-complexes.

http://www.cadence.com/