Electronique Mag - Le journal de l'électronique.

Nouvelles fonctions de création de macro-modèles, d’intégration IP et de vérification d’après des métriques basées sur la nouvelle version du standard CPF.

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation dans le domaine de la conception électronique, a annoncé aujourd’hui que sa solution Cadence® Low-Power supporte désormais les nouvelles fonctionnalités qu’autorise le standard CPF 1.1 (Common Power Format) récemment ratifié par le Si2. (Silicon Integration Initiative). Cette amélioration concerne aussi bien les technologies pour la conception numérique Cadence Encounter®, que les technologies pour les vérifications fonctionnelles Incisive®.

Grâce à cette version enrichie, les concepteurs ont désormais la possibilité de modéliser, d’analyser et de déboguer avec plus de précision les aspects puissance de sous-ensembles en vue de leur intégration dans des SoCs (System on Chip). Elle propose la création de macro-modèles, l’intégration transparente de blocs IP quel que soit le langage de description utilisé et le support des méthodologies de vérification basées sur des métriques, comme celle que comporte le nouvel environnement Cadence Incisive Enterprise Simulation.

La fonction de macro-modélisation permet de caractériser et d’analyser plus précisément la consommation électrique d’un bloc IP complexe. Qui plus est, la solution Cadence Low Power, de part sa généralisation, autorise une multitude d’approches pour intégrer des blocs IP. Elle donne accès à un flot automatisé de conception pour la basse consommation qui ne se limite pas à l’implémentation. Toutes ces améliorations garantissent que le bloc IP ou le SoC fonctionneront tels qu’ils ont été conçus et dans le respect des paramètres de consommation imposés par l’application finale.

http://www.cadence.com