Electronique Mag - Le journal de l'électronique.

L’IP Cadence PHY GDDR6 pour les applications à haut débit est opérationnelle sur silicium dans la filière 7LPP de Samsung.

 Cadence propose une solution complète et homogène qui, en réunissant les IP de contrôle, de couche physique (PHY) et de vérification (VIP), réduit les délais d’intégration dans les circuits intégrés et limite les risques d’interopérabilité.

Cadence Design Systems, annonce ce jour la prise en charge étendue de technologies mémoire standard dans plusieurs filières de fabrication en nœuds avancés de Samsung Foundry au bénéfice d’applications à haut débit. Grâce à sa collaboration de longue date avec Samsung Foundry, Cadence a effectué le tape-out des blocs de propriété intellectuelle (IP) pour les interfaces physiques PHY des mémoires aux formats DDR5/4 dans la technologie Samsung 7nm de fabrication basse consommation (7LPP - 7nm Low Power Plus) ; le PHY GDDR6 dans la filière Samsung 14nm basse consommation (14LPP - 14nm Low Power Plus) ; et HBM2 (technologie de mémoire haut débit à 2,4 Gbits/s) dans la filière Samsung 10nm basse consommation (10LPP - 10nm Low Power Plus) qui a été recaractérisé en procédé 8nm basse consommation (8LPP).

http://www.cadence.com/