Electronique Mag - Le journal de l'électronique.

 9 h 45 Accueil des participants
 10 h 15 Contraintes et solutions packaging pour l’électronique de puissance B. Allard, INSA LYON
 10 h 40 Nouvelle méthodologie de qualification des composants de puissance : le projet CEPIA D.Trias, M. Medina, SERMA TECHNOLOGIES
 11 h 05 Technologies de modules de puissance A.Calmels, MICROSEMI
 11 h 30 Structures de composants de puissance 3D dans le silicium L. Ventura, Directeur du Laboratoire de Microélectronique de Puissance de l’ Université de Tours
 12 h 15 Déjeuner
 13 h 45 Règles de design associées au câblage filaire J.L. Diot, NOVAPACK
 14 h 10 Qualification de la robustesse des composants de puissance M.Mermet-Guyennet, ALSTOM Transports
 14 h 35 Fiabilité des systèmes de puissance embarqués - stockage d’énergie à supercondensateurs J.M. Vinassa, LABORATOIRE IMS
 15 h 00 Visite de la plate - forme technologique CACYSSÉE (Caractérisation et Cyclage des Systèmes de Stockage d’Énergie Embarqués) Centrale d’analyse et de caractérisation. Système d’analyse non destructif par analyse X.

Comité technique :
 Yves OUSTEN, Laboratoire IMS,
 Jean-Marc YANNOU,
 YOLE DEVELOPPEMENT

Renseignements et inscription :

Florence Vireton

International Microelectronics And Packaging Society – France

49 rue Lamartine 78035 Versailles

Téléphone : 01 39 67 17 73 - Fax : 01 39 02 71 93

email : imaps.france@imapsfrance.org

http://www.imapsfrance.org