Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS . Cadence Design Systems, Inc. (NASDAQ : CDNS) et ARM (LES : ARM) ; (NASDAQ : ARMHY) annoncent la disponibilité immédiate de plusieurs flots d’implémentation prête pour le silicium RTL vers GDSII basé sur la plateforme numérique Cadence Encounter® et destinés aux processeurs ARM Cortex-A9. Les flots sont disponibles pour les trois configurations ARM Cortex-A9 : simple cœur, double cœur dual MPCore™ et quadruple cœur quad MPCore™.
Testé pour porter la performance de l’ARM Cortex-A9 à 800 Mhz (incluant les marges de production dès le pire cas des conditions PVT), ces méthodologies de référence réduisent les délais de mise sur le marché pour les clients concevant des circuits haute performance pour lesquels les contraintes de puissance sont importantes.
Il s’agit notamment des appareils de prochaine génération tels que les Smartphones, les appareils Internet mobiles, les appareils électroniques grand public, le divertissement pour automobile, la mise en réseau des appareils, et tous autres appareils embarqués ou d’entreprises.
ARM et Cadence ont conjointement développé et testé ces méthodologies de référence prête pour le silicium en utilisant un processus GP 65 nanomètres TSMC et des IP physique ARM Artisan®. Ces méthodologies de référence ont recours à l’intégralité du flot de conception Encounter depuis la synthèse, le test, la vérification formelle, jusqu’à l’implémentation physique et la validation finale et incluent également la réduction de puissance statique et dynamique et l’optimisation de la productibilité et du rendement sur la base des règles et du modèle.
Ces méthodologies de référence comprennent ce que les ingénieurs attendent des validations actuelles, avec toutes les étapes indispensables pour la conception prête pour le silicium, telles que l’analyse des variations interne à la puce (on-chip variation), l’incertitude de l’horloge, l’intégrité du signal (SI) ; les techniques de réduction de consommation applicables aux puissances statiques et dynamiques ; et les techniques d’optimisation du rendement comme au remplissage des niveaux métalliques, les trous d’interconnexion multiples, l’écartement des conducteurs, et la prévention contre les points lithographiques sensibles.
