Electronique Mag - Le journal de l'électronique.

Avec deux jours de conférences et d’exposition, MiNaPAD a pour objectif de rapprocher le monde de la conception - qui représente, en Europe, une part importante des activités liées au semiconducteur - de celui du packaging et de l’assemblage. Au moment où nous publions, le programme n’est pas encore finalisé, l’appel à communication étant ouvert jusqu’au 15 février.

Pourtant de nombreuses entreprises de premier plan ont déjà confirmé leur intention de participer comme exposant ou en délégant des orateurs.

On y trouve des leaders de la sous-traitance d’assemblage, des fournisseurs d’équipements de production, de test, ou de CAO, et quelques uns des principaux fabricants européens de circuits intégrés comme ST Microelectronics, le premier européen du domaine, NANIUM, filiale portugaise d’INFINEON ou NXP issu de l’ancienne division composants du groupe Philips.

Des PMI en technologies de pointe comme 3D+ ou IPDIA, spécialiste de l’intégration des composants passifs, seront également présentes.

A côté de ces industriels, les principaux instituts européens de recherche appliquée apporteront aussi une contribution active à la réussite de ce nouveau forum. Outre le CEA-LETI, le Centre Suisse d’Electronique et de Microtechnique, le laboratoire IZM de l’Université Technique de Berlin, le Laboratoire d’Analyse et d’Architecture des Systèmes de Toulouse, le Laboratoire d’Electronique Fondamentale d’Orsay et le laboratoire IMS de Bordeaux présenteront leurs travaux récents et les perspectives qui en découlent.

ST Microelectronics, NANIUM, et l’ITRS (International Technology Roadmap for semiconductors) proposeront chacun une revue des tendances dominantes de nos métiers (keynotes). Jean-Marc Yannou, président d’IMAPS France exposera les orientations des marchés pour les technologies Flip-Chip et les perspectives d’évolution de la chaîne d’approvisionnement. Le programme des conférences sera publié au début de mars.

D’ores et déjà, les résumés reçus par la commission technique permettent d’anticiper un programme de haute tenue couvrant les technologies de packaging les plus avancées, de la conception à la fabrication et aux évaluations de fiabilité ainsi que les applications à divers domaines industriels.

Les thèmes abordés concernent :

 La CAO et les techniques de conception : conception simultanée puce/substrat/boîtier, configuration d’entrées/sorties, couches de redistribution et épanouissement (fan-out), modélisation, simulation thermomécanique, 3D, conception de boîtiers pour radio fréquences.

 Le Packaging des MEMS et applications émergentes : capteurs bioélectroniques, LED haute brillance, cellules photovoltaïques.

 Le « System in a Package » pour systèmes intelligents. Applications à l’automobile aux télécommunications et à l’électronique médicale. Fiabilité et tenue aux contraintes d’environnement.

 Les procédés de fabrication, le test, la fiabilité, la caractérisation et les enjeux des filières de packaging avancé : 3D, packaging au niveau du wafer (WLP), vias « trans-silicium » (TSV), puce « enfouie ».

 Les interconnexions à haute densité d’entrées sorties, nouvelles métallurgies, et technologies d’élaboration de bumps.

Une session poster sera ouverte à tous les thèmes du programme.