En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Actualité des entreprises

La solution « signoff » de Cadence donne à STMicroelectronics un réel avantage sur ses délais de mise sur le marché

Publication: Octobre 2012

Partagez sur
 
L’utilisation des technologies de validation intégrées de Cadence permet d’économiser plusieurs semaines entre le cycle de conception et la convergence temporelle pour les systèmes complexes sur puce...
 

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, annonce aujourd’hui que STMicroelectronics, un leader mondial des semi-conducteurs qui fournit des clients dans tout le domaine des applications électroniques, a réduit drastiquement de plusieurs semaines son planning de conception d’un système sur puce en 28 nanomètres en optant pour la solution de validation de Cadence®. De concert avec le flot RTL-to-GDSII de Cadence, ST a déployé les technologies de « signoff » Cadence pour améliorer la qualité des résultats et la productivité, accélérant ainsi la mise en fabrication d’un système complexe sur puce.

« La solution de validation de Cadence permet de gagner plusieurs semaines sur notre programme de développement », a déclaré Thierry Bauchon, directeur R&D de la division Unified Platform de STMicroelectronics. « En 24 heures, nous avons par exemple été capables de résoudre des milliers de violations de « hold » dans plus de 60 combinaisons « mode-corner » sur ce circuit qui contenait plus de 20 millions d’instances, ce qui nous aurait pris des semaines avec la technologie de validation que nous utilisions auparavant. »

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: