Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS .
Incisive® 12.2 multiplie par 2 les performances, apporte un nouveau produit appelé Incisive Debug Analyzer, une nouvelle modélisation pour la basse consommation, et des centaines de fonctions supplémentaires permettant de réaliser une vérification efficace des IP et SoC complexes d’aujourd’hui.
Pour la vérification IP du niveau bloc jusqu’à la puce, les améliorations sont :
les performances du moteur du simulateur sont doublées ;
Des fonctions de débogage améliorées grâce à l’analyseur Incisive Debug Analyzer récemment introduit ;
Une application Automated Register Validation App qui permet de remplacer des centaines de tests fonctionnels par un simple cycle d’analyse formelle ;
Une analyse simplifiée des données de couverture grâce à la nouvelle fonction Incisive Metrics Center.
Au niveau du SoC, Incisive 12.2 présente une capacité supérieure pour des simulations de plus longue durée, incluant également les circuits basse consommation et à signaux mixtes (analogique/digital).
Pour la vérification des SoC, les améliorations sont :
Le simulateur comporte un algorithme amélioré pour la basse consommation qui divise par 2 le temps d’élaboration. La nouvelle technologie Incisive modélise de façon précise l’extinction et le redémarrage des circuits basse consommation
Une solution mixte analogique/digitale qui utilise des modèles à nombre réel (RNM), offrant une amélioration de vitesse de simulation supérieure à 300x en utilisant les types wreal ou SystemVerilog-RNM
La couverture de bloc et de permutation (toggle) prise en charge par l’accélérateur Palladium XP Simulation Acceleration, réduisant la durée des tests de quelques heures à quelques minutes
La nouvelle version d’Incisive s’intègre avec les IP de vérification de Cadence® pour la vérification des SoC, avec la plate-forme Cadence Virtual System Platform pour la vérification de système, et avec Palladium® XP pour l’accélération qui inclut la possibilité de permuter en cours d’exécution entre le simulateur logiciel et l’accélération matérielle.
