En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Nouveaux produits

Cadence présente Tempus Timing Signoff Solution avec ses performances et ses capacités sans précédent dans le domaine de la convergence et la validation temporelle pour circuit intégré

Publication: Mai 2013

Partagez sur
 
Dans le cadre de ses recherches visant à faciliter et accélérer le développement de circuits intégrés complexes, Cadence Design Systems, Inc. (NASDAQ : CDNS) a présenté aujourd’hui Tempus™ Timing Signoff Solution...
 

Un nouvel outil d’analyse temporelle statique conçu pour permettre aux développeurs de systèmes sur circuit (SoC) d’accélérer la validation temporelle et la mise en production des circuits intégrés. Tempus Timing Signoff Solution représente une nouvelle approche dans les outils d’analyse temporelle, permettant aux clients de réduire les étapes de mise au point et d’analyse temporelles. Les circuits peuvent ainsi partir en fabrication plus tôt tout en bénéficiant, grâce a un niveau de pessimisme réduit, d’une surface et d’une consommation de puissance moindres.

Les nouvelles capacités fournies par Tempus Timing Signoff Solution sont entre autres :

• Le premier moteur d’analyse temporelle sur le marché exploitant une technologie massivement parallèle et modulable de manière à exploiter des centaines de CPU.

• Son architecture parallèle permet à Tempus Timing Signoff Solution d’analyser des circuits comprenant des centaines de millions de cellules sans faire de compromis sur la précision.

• Un nouveau moteur d’analyse chemin par chemin (Path Based Analysis) qui profite du traitement multi-cœur pour réduire le pessimisme. Avec ses performances avantageuses, Tempus Timing Signoff Solution permet une exploitation plus large de l’analyse chemin par chemin, par rapport aux autres solutions.

• Une analyse MMMC (multi-mode et multi-corner) et une convergence temporelle s’appuyant sur les informations physiques qui, toutes deux, profitent de l’analyse temporelle multi-cœur et distribuée.

Les premiers engagements avec des clients ont déjà montré que Tempus Timing Signoff Solution permet de ramener à quelques jours des durées de conception qui auraient pris plusieurs semaines avec des flots traditionnels.

Disponibilité

Tempus Timing Signoff Solution sera disponible dans le courant du troisième trimestre 2013. Cadence présentera les capacités avancées de Tempus au DAC qui se tiendra du 03 au 05 juin 2013 à Austin, Texas.

http://www.cadence.com

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: