En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Nouveaux produits

Renesas Electronics : des versions avancées de composants SRAM à faible consommation

Publication: Octobre 2013

Partagez sur
 
Ces composants en procédé 110 nm étendent la lignée des séries SRAM avancées à faible consommation et affichent une très haute endurance face aux erreurs de type « soft error »
 

Renesas Electronics, fournisseur leader de solutions semi-conducteurs avancées, annonce aujourd’hui l’introduction de 12 nouvelles versions de composants au sein des séries RMLV0416E, RMLV0414E, et RMLV0408E de SRAM avancés à faible consommation (Advanced LP SRAM pour Advanced Low-Power SRAM). Ces nouveaux composants mémoire se caractérisent par une densité de 4 mégabits (Mbits) et font appel à un procédé technologique de fabrication très fin : les pistes sur le circuit étant de 110 nanomètres (nm).

Ces nouvelles mémoires SRAM constituent la nouvelle famille d’Advanced LP SRAM et assurent une fiabilité élevée équivalente à celle des produits SRAM de Renesas existant fabriqués avec le procédé 150 nm, incluant la protection contre les erreurs de type « soft error » [1] et le verrouillage (latch-up [2]). Elles affichent également un fonctionnement à faible consommation avec un courant en mode sommeil d’un maximum de deux micro-ampères (µA) à 25°C, les rendant parfaitement adaptées au stockage des données dans les systèmes sauvegardés par batterie.

Les mémoires Renesas SRAM à faible consommation ont été largement adoptées dans toute une variété de domaines, comme l’industriel, la bureautique, les communications, l’automobile, et les produits grand public. La société occupe la place de n°1 du marché mondial pour cette catégorie de composants en 2012 [3]. Aujourd’hui, comme les constructeurs maitrisent des systèmes de plus hautes performances et dotés de fonctionnalités plus avancées, la SRAM est devenue un facteur incontournable dans l’amélioration de la fiabilité du système global. Notamment, la SRAM utilisée pour stocker des informations importantes, comme les programmes du système ou les données de facturation, doit garantir un maximum de fiabilité. De ce fait, une attention toute particulière a été portée sur l’élaboration de mesures pour réduire les erreurs de type « soft error » causées par des particules alpha, des neutrons et autres radiations cosmiques.

L’Advanced LP SRAM de Renesas est basée sur une structure dans laquelle chaque nœud mémoire [4] au sein des cellules mémoire dispose d’un condensateur supplémentaire [5] ; ce qui induit une endurance extrêmement élevée contre toute erreur de type « soft error ». Une méthode typique pour gérer cette erreur une fois qu’elle est intervenue est l’insertion d’un circuit interne de correction d’erreur de code (ECC pour error correcting circuit) dans la SRAM ou les systèmes. Cette approche a cependant ses limites et il peut y avoir des cas où la performance de l’ECC est incapable de gérer des erreurs affectant plusieurs bits. Au contraire, les Advanced LP SRAM font appel à des mesures structurelles pour prévenir l’occurrence même d’une soft error. Résultat : l’évaluation de cette architecture « anti-soft-error » sur des mémoires Advanced LP SRAM en 150 nm actuellement en production de masse a démontré que, preuve pratique à l’appui, ces composants peuvent être déclarés immunisés contre les soft errors.

De plus, les transistors de charge de la cellule SRAM (canal P) sont de type TFT polysilicium [6] et ils sont empilés sur les transistors MOS canal N sur le substrat silicium. Ainsi, uniquement les transistors canal N sont formés directement sur le substrat silicium. Ce fait garantit qu’il n’y aura pas de formation de thyristors parasites au sein de la zone mémoire et par conséquent annule théoriquement toute possibilité de latch-up.

Ces caractéristiques permettent aux Advanced LP SRAM d’assurer des niveaux de fiabilité extrêmement plus élevés que ceux des composants de type tout CMOS [7] utilisés dans la structure de cellule mémoire classique. Les mémoires Advanced LP SRAM contribuent donc à fortement améliorer les performances et les niveaux de fiabilité au sein des applications où un haut niveau de fiabilité est impératif, telles que les équipements d’automatisation industrielle, les appareils de mesure, les équipements employés dans les systèmes intelligents de distribution d’électricité (smart grids), et les systèmes de transport.

De plus, Advanced LP SRAM combine une technologie SRAM polysilicium TFT et une technologie de condensateur, le tout empilé afin de réduire la taille de la cellule. Par exemple, la taille d’une cellule Advanced LP SRAM en 110 nm est comparable à celle d’une cellule SRAM CMOS complète fabriquée en procédé 65 nm.

Renesas a l’intention de renforcer sa lignée de SRAM 110 nm en ajoutant des composants de 8 Mbits et 64 Mbits.

http://www.renesas.eu

Notes

[1] Soft error.

Il s’agit d’un phénomène dans lequel une charge électrique est générée quand une radiation alpha ou neutron heurte le substrat silicium, causant la perte de la donnée stockée dans la cellule mémoire. Contrairement au « hard error », telles que les défaillances physiques dans les éléments semi-conducteurs, qui sont reproductibles, une « soft error » n’est pas reproductible et peut être corrigée uniquement en effectuant la réécriture de la donnée par le système. De manière générale, le taux de « soft error » augmente plus le procédé de fabrication est de dimension fine.

[2] Latch-up.

Un phénomène dans lequel une structure NPN ou PNP (transistor bipolaire parasite), formée dans le puits comprenant le substrat silicium, le niveau de diffusion de type P, et le niveau de diffusion de type N d’un transistor CMOS, devient passante du fait d’une surtension issue de la source d’alimentation ou des broches d’entrée, induisant le passage d’un fort courant entre la terre et la source d’alimentation (court-circuit).

[3] Source : Renesas Electronics

[4] Nœuds mémoire :

Les nœuds du circuit de type bascule flip-flop au sein de chaque cellule mémoire permettent de stocker les bits d’information sous la forme d’une valeur de tension électrique « haute » ou basse ».

[5] Condensateurs empilés :

Les condensateurs avec deux électrodes générés à partir du polysilicium ou du métal. Ces condensateurs sont générés sur le niveau le plus élevé des transistors MOS sur le substrat silicium pour réduire efficacement la surface d’une cellule mémoire.

[6] Thin-film capacitor (TFT) :

Un transistor généré à partir d’une couche fine de polysilicium (thin-film polysilicon). De tels éléments sont utilisés pour les transistors de charge SRAM, généré sur le niveau supérieur des transistors MOS sur le substrat silicium pour réduire efficacement la surface d’une cellule mémoire.

[7] Full CMOS type :

Une structure classique de cellule mémoire SRAM est composée d’un total de six transistors canal P et transistors canal N générés sur la même surface de substrat silicium. Ce type de cellule ayant une grande surface, il y a un risque de latch-up.

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: