Electronique Mag - Le journal de l'électronique.

Lattice Semiconductor Corp. (NASDAQ : LSCC) introduit la famille de FPGA ECP5™ pour small-cells (mini stations de base), microserveurs, accès large bande, vidéo industrielle et autres applications de volume où il est crucial d’obtenir le coût le plus bas, la consommation la plus basse et le format le plus compact possibles. La famille ECP5 change l’approche FPGA conventionnelle pour les solutions à canaux SERDES et permet aux concepteurs d’ajouter rapidement des fonctions et caractéristiques pour compléter celles des ASIC et ASSP, réduisant le risque du développement et surmontant les obstacles à une mise sur le marché rapide.

Lattice a optimisé l’architecture des ECP5 en vue d’obtenir la meilleure performance avec moins de 100 k LUT pour leur permettre d’exécuter des fonctions critiques en tant que circuits compagnons des ASIC et ASSP. Pour un coût 40% plus bas que les solutions concurrentes, ces optimisations incluent de petites « slices » logiques basées sur des LUT4 (à quatre entrées) et dotées d’une architecture de routage améliorée, des blocs SERDES double canal pour économiser la surface de silicium, et des blocs DSP améliorés pour multiplier les ressources par 4.

« La famille ECP5 change la règle selon laquelle les FPGA devraient avoir la plus forte densité possible, être gourmands en énergie et coûteux, » déclare Darin Billerbeck, président et CEO de Lattice Semiconductor. « Notre nouvelle famille accompagnera les ASIC/ASSP et offrira une voie rapide pour surmonter les obstacles au développement, en ces jours où l’infrastructure mobile et de mobilité appelle à réduire la taille et la consommation dans pratiquement chaque domaine de l’industrie électronique. »

Le déploiement mondial de systèmes de télécommunications de nouvelle génération conduit le marché des small-cells vers les gros volumes, l’équipement d’accès et de réseau devient une commodité, et les technologies d’affichage vidéo continuent à progresser. Pour ces applications, les capacités de calcul des FPGA, intégrées dans un minuscule boîtier économique ne

consommant que quelques milliwatts, ouvriront la voie vers des opportunités laissées hors d’atteinte par les coûts et les calendriers de développement des ASIC ou par le manque de souplesse et de disponibilité des ASSP.

« La famille ECP5 répond parfaitement à nos attentes comme moteur des solutions de connectivité dont nous avons besoin pour plusieurs de nos futurs produits, » explique Peter Lyhne Uhrenholt, directeur produit chez TRIAX A/S, un fabricant mondial de produits de réception, traitement et distribution de signaux radio et télévision analogiques et numériques. « Pour ces produits, les spécifications de conception sont extrêmement serrées en termes de taille, de consommation et de coût. La famille ECP5 apporte la souplesse dont nous avons besoin en même temps que la fonction requise. »

Dans les applications sans fil et filaires, la famille ECP5 offre une solution FPGA d’implémentation de ponts et d’interfaces dans un petit boîtier de faible coût. Dans les small-cells d’extérieur, elle apporte la souplesse de connectivité requise pour un coût extrêmement faible. Elle permet aussi de réaliser des émetteurs-récepteurs intelligents en format SFP (small form-factor pluggable) pour l’équipement d’accès large bande, intégrant le fonctionnement et la maintenance, dans un boîtier compact de 10 x 10 mm.

En dehors des communications, les ECP5 apportent une connectivité PCI Express hors bande faible coût et faible consommation aux microserveurs. Pour les caméras vidéo industrielles, ils sont capables d’implémenter toute la fonction de traitement d’image dans un dispositif consommant moins de 2 W.

Les ECP5 constituent la seule famille FPGA de l’industrie à réunir 85 k LUT et des canaux SERDES dans des boîtiers de 10 x 10 mm, doublant la densité fonctionnelle par rapport à ses concurrents. Une dépopulation intelligente en billes simplifie l’intégration du boîtier dans les technologies de circuits imprimés et réduit le coût global du système.

Les améliorations aboutissant à réduire la consommation de 30% par rapport à d’autres solutions FPGA incluent la mise en veille individuelle de blocs, y compris les blocs SERDES, les contrôleurs dynamiques de bancs d’E/S et la réduction de la tension d’alimentation. Tout cela permet à une fonction simple canal SERDES à 3,25 Gpbs de fonctionner dès 0,25 W, et aux fonctions quadruple SERDES de démarrer à moins de 0,5 W, pour supporter une large palette d’interfaces standard comme DDR3, LPDDR3, XGMII et 7:1 LVDS, PCI Express, Ethernet (XAUI, GbE, SGMII) et CPRI.

Pour voir les vidéos et les applications et en savoir plus sur la famille ECP5 : http://www.latticesemi.com/ecp5