En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Actualité des entreprises

Cadence annonce la disponibilité immédiate de blocs de propriété intellectuelle PHY DDR4 dans la filière FinFET 16 nm de TSMC

Publication: Juin 2014

Partagez sur
 
Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, annonce la disponibilité immédiate de blocs de propriété intellectuelle (IP) pour la couche physique (PHY) de mémoires au format DDR4 dans la filière technologie FinFET 16 nm de TSMC...
 

L’association de la géométrie de 16 nm et de l’architecture innovante de Cadence offre la possibilité aux utilisateurs de bénéficier des performances offertes par le standard DDR4, dont le débit spécifié peut atteindre 3 200 Mbits/s, au lieu de 2 133 Mbits/s avec les technologies DDR3 et DDR4 actuelles.

- Cette technologie permet d’intégrer immédiatement la propriété intellectuelle PHY DDR4 de Cadence® dans les serveurs, les systèmes de commutation de réseau, les fabrics de stockage et autres systèmes sur puce (SoC) nécessitant une bande passante à mémoire haute performance et ainsi d’utiliser les mémoires DRAM plus rapides dès qu’elles seront disponibles.

- La bibliothèque IP PHY DDR4 de Cadence prend en charge les modules mémoire aux formats UDIMM (Unbuffered Dual In-Line Memory Module) et RDIMM (Registered Dual In-Line Memory Module) avec des fonctionnalités RAS (fiabilité, disponibilité et facilité de maintenance) telles que le contrôle de redondance cyclique (CRC — Cyclic Redundancy Check) et l’inversion du bus de données (DBI — Data Bus Inversion). Les nouveaux blocs IP PHY DDR4 mettent en œuvre des innovations architecturales telles que l’horloge 4X pour minimiser la distorsion du rapport cyclique, l’isolation de puissance multi-bandes pour améliorer l’immunité au bruit et une E/S avec contrôle de la vitesse de balayage.

- Les blocs IP PHY DDR4 de Cadence associés au contrôleur DDR4 de Cadence sont vérifiés dans le silicium au moyen de la filière FinFET 16 nm de TSMC. La bibliothèque IP PHY DDR4 de Cadence est testée dans le silicium et disponible dès maintenant. Pour plus d’informations sur la propriété intellectuelle des mémoires DDR

http://www.cadence.com.

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: