Electronique Mag - Le journal de l'électronique.

Afin de réaffirmer son leadership en performances et en productivité pour les projets avec CPLD, FPGA et HardCopy®, Altera Corporation (NASDAQ :ALTR) dévoile la version 8.1 de son logiciel Quartus® II. Cette nouvelle version de Quartus II permet toujours d’avoir des temps de compilation multipliés par 3 pour les FPGA haut de gamme par rapport aux plus proches concurrents, selon des tests internes. Les fonctions de productivité ont été améliorées permettant aux équipes de conception d’accélérer la clôture des délais et de puissance, d’abaisser les coûts de R&D et de raccourcir le délai de mise sur le marché.

Temps de développement accéléré

Pendant que la nouvelle génération de FPGA dispose de nouvelles fonctionnalités, les équipes de conception sont limitées dans les délais de développement. Quartus II version 8.1 accélère les temps de développement en automatisant les fonctions les plus consommatrices en temps. Le planificateur de partition du projet, présenté dans la version précédente de Quartus II, fournit désormais un partitionnement automatisé, permettant à davantage de concepteurs de s’appuyer sur les bénéfices en productivité de la compilation incrémentale. Avec Quartus II, il n’est plus nécessaire maintenant de modifier manuellement les gated clocks, en convertissant automatiquement les gated clocks en logique fonctionnant de la même façon et prise en charge par l’architecture FPGA. En automatisant ces fonctions, les équipes de conception peuvent davantage se concentrer sur les parties nécessitant leur valeur ajoutée.

Meilleure prise en charge du circuit

Altera consolide sa position de leader sur le marché des FPGA haute densité et hautes performances avec le lancement de ses FPGA Stratix® IV en 40 nm en mai dernier. A ce jour, près de 600 clients font partie du programme Stratix IV d’Altera, et nombre d’entre eux ont démarré leur conception avec des FPGA Stratix IV dans des applications touchant tous les segments de marché d’Altera en utilisant le logiciel Quartus II. La version 8.1 apporte une meilleure prise en charge des clients en ajoutant des broches et une nouvelle vitesse du Stratix IV dans un boîtier économique. Ce logiciel prend en charge le modèle de timing du transceiver ainsi que les transceivers à 8,5 Gbps, le LVDS 1,6 Gbps et la mémoire DDR à 400 MHz. Pour les concepteurs souhaitant mettre en œuvre un ASIC HardCopy, le logiciel Quartus II fournit un support initial aux ASIC HardCopy IV.

Nouvelles fonctionnalités de Quartus II version 8.1

• Analyseur de logique embarqué SignalTap® II – contrôle du data-sampling plus intelligent accélérant le débogage et améliorant l’efficacité de la mémoire embarquée

• Amélioration de l’outil SOPC Builder –
 Nouvelles présentations HDL pour accélérer la vitesse et faciliter l’usage du SOPC Builder pour réutiliser l’IP.
 Nouveau pont Avalon à demi-débit memory-mapped disponible pour un accès en faible taux de latence des DRAM DDR.

• Prise en charge de nouveaux systèmes d’exploitation : Red Hat Enterprise Linux 5 et CentOS 4/5 (32 bits/64 bits)

• Amélioration de l’interface de simulation externe : cette interface prend en charge les fichiers de bibliothèques de compilation automatique pour accélérer la simulation.

• Nouveau conseiller de broches : fournit des conseils sur la création de broches et d’interfaces avec des cartes du marché.

• Prise en charge de la vérification Real Intent : le logiciel Meridian FPGA Clock Domain Crossing (CDC) de Real Intent permet de vérifier automatiquement et facilement l’intention d’horloge pour repérer les erreurs de conception et créer une confiance dans les opérations CDC fiables.

• Nouveaux cœurs IP et mégafonctions : DSP, mémoire et protocoles pour accélérer le développement.

• Amélioration du moteur de synthèse physique : améliore les performances des blocs de timing critiques de 20% en moyenne par rapport à la version précédente pour une clôture des délais plus rapide.

• Contraintes de conception Synopsys (SDC) : guide et accélère la création de contrainte des délais.

Pour plus d’informations sur Quartus II version 8.1, visitez le site : http://www.altera.com/quartus2.

Prix et Disponibilité

La version 8.1 de Quartus II Subscription Edition et la version web gratuite sont disponibles dès maintenant par téléchargement sur http://www.altera.com/download.

Le logiciel Quartus II est également disponible en DVD sur demande à l’adresse http://www.altera.com/dvdrequest.

Le programme de souscription d’Altera simplifie l’obtention des logiciels d’obtention des logiciels de conception d’Altera en consolidant les produits logiciels et les charges en maintenance dans un seul règlement annuel. Les souscripteurs reçoivent le logiciel Quartus II, ModelSim® - Altera Edition et une licence complète de la suite d’IP qui comprend 11 des IP les plus populaires d’Altera (cœurs DSP et mémoire). La souscription logicielle annuelle est de 2495 $ pour une licence PC et peut être achetée sur : http://www.altera.com/buyquartus.

http://www.altera.com