En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Actualité des entreprises

Cadence annonce un portefeuille complet de blocs IP

Publication: 11 septembre

Partagez sur
 
La collaboration avec TSMC facilite la prise en charge du portefeuille complet d’IP automobile pour la plateforme de conception automobile...
 

Les sous-systèmes et le portefeuille de blocs IP répondent aux besoins des applications d’info-divertissement embarqué et des blocs de base pour systèmes sur puce d’assistance avancée à la conduite (ADAS).

Les IP d’interface sont optimisées en surface et puissance pour la plage de température définie par la qualification AEC-Q100 de Grade 2.

Tous les blocs IP de Cadence sont conçus pour un niveau de sûreté ASIL-B et sont compatibles ASIL-C/D.

Cadence Design Systems, leader mondial de l’innovation en conception électronique, annonce la livraison d’un portefeuille complet de blocs de propriété intellectuelle (IP) pour les applications destinés à l’automobiles pour la technologie FinFET Compact en 16 nm (16FFC) de TSMC. Rattaché au programme TSMC9000A, ce vaste portefeuille de blocs IP permet de réaliser une multitude d’applications : info-divertissement embarqué, électronique dans l’habitacle, sous-systèmes de vision, réduction de bruit numérique, et sous-systèmes pour solutions avancées d’aide à la conduite (ADAS).

La gamme complète de blocs IP de Cadence comprend les IP indispensables pour la mise en œuvre des systèmes sur puce d’info-divertissement et d’aide avancée à la conduite (ADAS), cela inclus les contrôleurs et interfaces de couche physique PHY LPDDR4/4X DDR à 4 266 Mbit/s, fer de lance de Cadence, ainsi que les contrôleurs et interfaces de couche PHY PCI Express® 4.0/3.0 (PCIe®4/3). Ces blocs IP sont complétés par des sous-systèmes prenant en charge les protocoles MIPI® D-PHYSM, USB3.1/USB2.0, DisplayPort, Octal SPI/QSPI, UFS et Gigabit Ethernet avec mode TSN (Time-Sensitive Networking).

Afin de prendre en charge la conception de systèmes sur puce pour les environnements automobiles à un coût optimisé, les blocs IP de Cadence sont optimisés en puissance et surface pour la plage de température définie par la qualification AEC-Q100 Grade 2, ce qui évite d’intégrer les contraintes de puissance et de surface associées à la qualification Grade 1 dans les systèmes sur puce pour applications automobiles où le coût est un critère sensible. Les blocs IP de Cadence sont conçus pour fonctionner pour un niveau de sûreté ASIL-B et être compatibles ASIL-C/D en fonction des objectifs de sécurité requis par les utilisateurs et les exigences de sécurité fonctionnelle définies dans la norme ISO 26262.

http://www.cadence.com/

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: