Electronique Mag - Le journal de l'électronique.

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, a poursuivi ses efforts pour aider ses clients à réduire les délais de mise sur le marché des nouveaux systèmes et SoC en annonçant une nouvelle solution d’accélération « in-circuit » basée sur les plateformes Incisive® et Palladium® XP intégrées dans sa solution System Development Suite. Par ailleurs, l’entreprise annonce également l’extension de son Verification IP Catalog à l’accélération et l’émulation offrant aux ingénieurs la possibilité d’aller au-delà de la simulation afin d’accélérer la vérification des gros SoC, sous-systèmes et systèmes.

Accélération « in-circuit » intégrée à la solution System Development Suite (SDS).

Les efforts et les coûts associés à l’utilisation de différents outils déconnectés les uns des autres pour le prototypage virtuel, la simulation RTL, l’accélération, l’émulation, et le prototypage basé sur FPGA constituent des défis de taille pour fournir les produits dans les délais.

S’appuyant sur le leadership de sa technologie d’émulation in-circuit et sur le seul environnement dans l’industrie qui intègre la simulation-accélération et l’émulation, Cadence propose désormais dans son System Development Suite un environnement hétérogène unifié pour la vérification au niveau système basé sur les plateformes Incisive et Palladium XP. Il permet aux concepteurs de tirer parti à la fois de la vitesse élevée ainsi que des interfaces réelles des environnements traditionnels d’émulation in circuit, tout cela combiné aux fonctions d’analyse avancées qui sont disponibles dans la simulation RTL. Les équipes de conception ne sont plus contraintes de créer et de maintenir les deux environnements ni de consacrer du temps et des efforts inutiles à reproduire des bugs ou de modéliser à nouveau tous les composants système ciblés pour l’un des environnements, taches qui ne sont pas rentables en termes de temps et qui sous-utilisent les actifs IP existants.

La nouvelle accélération in circuit permet aux équipes de simulation-accélération et d’émulation de déployer un environnement de vérification unifié et commun offrant ainsi un rendement jusqu’à 10 fois supérieur lors de la validation au niveau système et pour l’analyse des causes à leur racine. Il réduit davantage les durées de développement des systèmes et SoC en fournissant un mélange optimal de performances et de précision et une exploitation optimale des actifs IP existants.

Extension du Verification IP (VIP) Catalog à l’accélération et l’émulation.

Des « Accelerated VIP » compatibles avec la « Universal Verification Methodology (UVM) » permettent aux utilisateurs de passer en toute simplicité de la simulation à l’accélération, l’accélération in-circuit et l’émulation in-circuit, en leur donnant la possibilité de vérifier les systèmes et SoC complexes qui sont trop volumineux pour une vérification efficace à l’aide de la simulation RTL traditionnelle.

Le catalogue Cadence VIP inclut désormais des Accelerated VIP pour les normes d’interface suivantes : ARM AMBA® AXI™ 3/4 et ACE, PCI Express® 2.0/3.0, USB 3.0, 10 Gb Ethernet, SATA 3, et HDMI 1.4.

http://www.cadence.com