Electronique Mag - Le journal de l'électronique.

Altera Corporation (NASDAQ : ALTR) a dévoilé plusieurs innovations majeures que la société compte introduire dans sa prochaine génération de produits 20 nm. Elargissant les perspectives promises par le concept de « convergence du silicium », Altera met à la portée des utilisateurs la plate-forme d’intégration système ultime, capable d’associer la programmabilité matérielle des FPGA, la flexibilité logicielle des microprocesseurs et des processeurs de traitement du signal (DSP), et l’efficience des blocs IP (Intellectual Property) câblés pour applications spécifiques.

Les innovations en termes d’architectures, de logiciels et de procédés qu’Altera introduit au palier technologique 20 nm permettent le développement d’une matrice pour systèmes mixtes évoluée, caractérisée par des niveaux inédits de performances, de bande passante, d’intégration et d’efficacité énergétique. La matrice pour systèmes mixtes 20 nm d’Altera se compose en particulier d’une technologie de blocs d’émission/réception à 40 Gbit/s, d’une architecture de blocs DSP à précision variable de nouvelle génération capable de développer une puissance de calcul en virgule flottante de 5 TFLOPs (selon la norme IEEE 754), et de circuits intégrés 3D hétérogènes associant, via une interface haut débit innovante, des FPGA à un ASIC HardCopy® personnalisable par l’utilisateur ou à d’autres types de technologies (mémoire, ASIC tierces parties, interfaces optiques, etc.). Altera est la seule société du marché qui a réussi à intégrer des FPGA et des ASIC au sein d’un unique composant.

La matrice pour systèmes mixtes 20 nm se caractérise également par des innovations permanentes dans le domaine de la gestion de la consommation avec l’ajustement adaptatif de la tension d’alimentation (AVS, ou Adaptive Voltage Scaling), le mécanisme de réduction de consommation référencé sous le nom de Programmable Power Technology, et des procédés de fabrication optimisés, innovations qui ont permis à Altera de réduire la consommation énergétique des composants de 60% par rapport aux générations précédentes.

Le développement de systèmes hétérogènes 20 nm est supporté par un environnement de conception de haut niveau, riche en fonctionnalités, où cohabitent des outils de conception de niveau système (Qsys), des outils de conception en langage C (OpenCL™) et un logiciel de développement pour DSP (DSP Builder). Altera, qui continue de mettre tout en œuvre pour améliorer la productivité des concepteurs, compte ajuster les performances de ses outils de développement pour qu’ils offrent au palier technologique 20 nm les temps de compilation les plus rapides de l’industrie.

« Dans les domaines des communications, des réseaux, du broadcast ou de l’informatique, les concepteurs d’applications de nouvelle génération sont confrontés à l’augmentation ininterrompue des besoins en bande passante et en performances, et à la réduction permanente des consommations énergétiques, commente Bradley Howe, vice-président senior en charge de la recherche et du développement chez Altera. Les innovations que nous avons élaborées pour le nœud 20 nm nous permettent de proposer une matrice pour systèmes mixtes particulièrement flexible qui associe des niveaux optimisés de circuiterie dédiée aux technologies de fabrication de FPGA 20 nm les plus récentes. Il en résulte un composant qui offre les plus hauts niveaux d’intégration électronique, de performances et de bande passante du marché, et ce pour une consommation minimisée. »

Les composants de nouvelle génération d’Altera s’appuient sur les procédés de fabrication 20 nm de TSMC et se caractérisent notamment par les plus hauts niveaux d’intégration système de l’industrie avec, en particulier, l’intégration dans le silicium d’un sous-système processeur ARM®. Les utilisateurs de FPGA 20 nm de type Systèmes sur une puce (SoC, ou System-on-Chip) bénéficient d’une voie de migration logicielle entre les paliers technologiques 28 nm et 20 nm, et d’une augmentation de 50% des performances du sous-système processeur.

Parmi les innovations à venir, on peut citer :

La bande passante série la plus élevée de l’industrie avec des transceivers 40 Gbit/s pour les connexions circuit à circuit et 28 Gbit/s pour connexions aux fonds de panier

Les innovations introduites par Altera au niveau des blocs d’émission/réception à 20 nm garantissent la bande passante série la plus élevée de l’industrie et permettent d’envisager une migration vers des fonds de panier 100G et des équipements 400G. Les composants 20 nm embarqueront à la fois des transceivers 28 Gbit/s pour la connexion aux fonds de panier Ethernet 4x25G compatibles CEI-25G-LR, et des transceivers 40 Gbit/s conçus pour la connexion à des modules de communication circuit-à-circuit ou circuit-à-interface optique. Les innovations actuellement apportées par Altera aux technologies de transceivers constituent la base du développement de futurs blocs d’émission/réception compatibles CEI-56G qui offriront la connectivité nécessaire à la prochaine génération de réseaux optiques 400G, de cartes d’interfaces ligne 400G et au-delà.

Des circuits intégrés 3D hétérogènes dotés d’une interface circuit-à-circuit haut débit

Au palier technologique 20 nm, Altera compte introduire une interface circuit-à-circuit haut débit et innovante, dédiée à l’intégration de multiples puces au sein d’un unique assemblage 3D. Cette interface inédite doit permettre à Altera de proposer des systèmes 3D hétérogènes qui répondent aux besoins spécifiques des utilisateurs grâce à l’association de FPGA à un ASIC HardCopy personnalisable ou à des technologies diverses et variées (mémoire, ASIC tierces parties, interfaces optiques, etc.). Grâce à cette combinaison étroite de FPGA avec des ASIC HardCopy ou des ASIC tierces parties, Altera pourra proposer des solutions à composant unique caractérisées par un niveau d’intégration système dix fois supérieur à celui de n’importe quel produit 28 nm. Les circuits intégrés 3D hétérogènes d’Altera seront produits selon le procédé de fabrication CoWoS (Chip-on-Wafer-on-Substrate, ou Puce sur tranche sur substrat) de TSMC. Les composants ainsi réalisés permettront aux développeurs d’augmenter de manière drastique le niveau d’intégration système, les performances globales et les capacités de différentiation de leurs produits, tout en bénéficiant d’une réduction de la consommation, des dimensions de cartes et des coûts.

Les performances DSP les plus élevées de l’industrie et le meilleur rapport TFLOPs/watt

Avec ses composants 20 nm, Altera redéfinit les valeurs de référence en matière de rapport TFLOPs/watt. Les évolutions apportées aux blocs DSP à précision variable de nouvelle génération permettent de développer des puissances de calcul en virgule flottante de plus de 5 TFLOPs selon la norme IEEE 754. Avec de tels niveaux de performances, les composants 20 nm d’Altera affichent un rapport TFLOPs/watt plus de cinq fois supérieur à ceux proposés par les FPGA concurrents. Caractérisée par un sous-système processeur ARM intégré dans le silicium, l’efficience en TFLOPs/watt la plus élevée de l’industrie, et l’amélioration de productivité liée à l’usage d’un flot de conception OpenCL basé sur le langage C, la famille de composants 20 nm d’Altera se qualifie de plate-forme de traitement hétérogène optimal

Altera est déjà en contact avancé avec des utilisateurs potentiellement intéressés par ses composants 20 nm et évalue en ce moment-même avec eux des feuilles de route produits. Pour en savoir plus sur les produits 20 nm d’Altera, rendez-vous sur www.altera.com/20nm. Un livre blanc détaillant les innovations d’Altera pour le nœud technologique 20 nm est disponible à l’adresse www.altera.com/20nmWP. Pour obtenir des informations mises à jour sur les produits 20 nm d’Altera ou pour évoquer les avantages à s’appuyer sur les solutions d’Altera pour le développement de systèmes de prochaine génération, les lecteurs sont priés de contacter un représentant local des ventes d’Altera.

http://www.altera.com