Electronique Mag - Le journal de l'électronique.

Cadence Design Systems, annonce ce jour la disponibilité de treize nouveaux blocs de vérification VIP conçus pour permettre aux ingénieurs de vérifier rapidement et efficacement leurs projets de conception et de répondre aux spécifications des protocoles standard les plus récents. Grâce à ces nouvelles IP de vérification, les clients de Cadence peuvent développer en toute confiance des systèmes sur puce (SoC) et des microcontrôleurs de nouvelle génération destinés au secteur de l’automobile, aux applications de communications mobiles et aux datacentres à très grande échelle (hyperscale) tout en soutenant le rythme d’évolution des standards de l’industrie, à savoir Arm® AMBA® 5 CHI-f, Universal Chiplet Interconnect Express™ (UCIe™), GDDR7, DDR5 DIMM, MIPI® A-PHY® ainsi que les interfaces SoundWire® I3S et USB4 2.0.

En adoptant les nouveaux VIP de Cadence, les concepteurs disposent d’une solution de vérification complète conforme aux protocoles les plus complexes. Les clients de Cadence ont accès à une interface de programmation d’application (API) homogène pour l’ensemble des VIP avec des modèles de fonctions de bus (BFM : Bus Function Model) complets, des vérificateurs de protocoles intégrés et des modèles de couverture, ce qui accélère leur adoption. Ces nouveaux VIP prennent en charge plusieurs domaines d’application et spécifications, notamment :

Datacentre à très grande échelle :

 UCIe

 AMBA 5 CHI-f

 DTI

 Dernière version du format DIMM pour mémoire DDR5

Automobile :

 MIPI A-PHY 1.1

 CAN XL

 Flash ONFI 5.1

Électronique grand public et communications mobiles :

 USB4 2.0

 GDDR7

 MIPI SoundWire I3S (SWI3S)

 Dernière version de LPDDR

 DFI

 HDMI 2.1

Toutes les solutions VIP de Cadence incluent la technologie TripleCheck™ de Cadence qui fournit aux utilisateurs un plan de vérification conforme aux spécifications et lié à des modèles de couverture complets et à une suite de tests afin de garantir la conformité à la spécification de l’interface. Les nouvelles VIP prennent également en charge l’IP de vérification étendue au niveau système (System VIP) de Cadence qui fournit des bibliothèques de test au niveau des systèmes sur puce, une fonction d’analyse des performances et des outils de vérification des données et de cohérence de cache. En utilisant le portefeuille System VIP étendu, les concepteurs bénéficient d’une efficacité jusqu’à 10 fois supérieure à celle des processus de vérification manuelle des systèmes sur puce.

« Les VIP mémoire de Cadence constituent un élément essentiel de notre processus de vérification et ont contribué au succès du déploiement de notre IP pour la couche physique de mémoires », a déclaré Ricky Lau, cofondateur et directeur technique de The Six Semiconductor Inc. « Cadence propose de nouvelles IP et de nouvelles technologies avancées pour la vérification des systèmes sur puce qui prennent en charge les derniers standards en date. Les VIP de Cadence nous ont permis de réduire nos délais de développement de façon significative tout en augmentant la confiance de nos clients. »

« À mesure que les besoins évoluent et que les applications exigent une bande passante accrue, une consommation en baisse et une gestion plus efficace de la cohérence de cache, de nouveaux protocoles voient le jour pour répondre à ces problèmes », a déclaré Paul Cunningham, senior vice-president et directeur général du groupe System & Verification de Cadence. « Avec ces treize nouveaux VIP, Cadence met à la disposition de ses clients des solutions conçues pour garantir la conformité de leurs projets aux spécifications standard, ainsi qu’aux valeurs de timing, de consommation et de performance spécifiques à l’application, accélérant ainsi la clôture de la vérification des blocs IP et des systèmes sur puce. »

Les nouvelles solutions VIP font partie du flot complet d’outils de vérification de Cadence qui comprend l’outil d’émulation Palladium® Z2, le système de prototypage Protium™ X2, l’outil de simulation logique Xcelium™, la plateforme de vérification formelle Jasper™, la plateforme virtuelle et hybride Helium™, ainsi que la plateforme de vérification pilotée par l’intelligence artificielle Verisium™. Le flot complet proposé par Cadence affiche le débit de vérification le plus élevé, mesuré en bogues par dollar investi et par jour. Les solutions VIP et le flot complet d’outils de vérification s’inscrivent dans le cadre de la stratégie Intelligent System Design™, dont la vocation est d’aider les clients de Cadence à atteindre l’excellence dans la conception de systèmes sur puce (SoC).

https://www.cadence.com/