Electronique Mag - Le journal de l'électronique.

MathWorks annonce la sortie de son produit EDA Simulator Link 3.3, doté de nouvelles capacités FIL, pour les plateformes de développement FPGA Xilinx. La fonction FIL permet aux ingénieurs de vérifier leurs designs à la vitesse du matériel tout en utilisant Simulink comme banc de test système.

L’introduction de la fonction FIL enrichit la gamme complète d’options de vérification HDL supportées par EDA Simulator Link pour les algorithmes créés dans MATLAB et Simulink. La vérification basée sur FPGA offre un niveau de performance d’exécution nettement plus élevé qu’avec les simulateurs HDL, et elle permet de garantir plus fortement le bon fonctionnement de l’algorithme dans un environnement réel.

Parmi les principales caractéristiques du produit, figurent les capacités suivantes :

 vérifier l’implémentation HDL du code MATLAB et des modèles Simulink à l’aide des plateformes de développement FPGA de classe Spartan et Virtex (dont la Virtex-6 ML605) ;

 vérifier l’implémentation du code MATLAB et des modèles Simulink à l’aide de la co-simulation avec Mentor Graphics ModelSim, Mentor Graphics Questa et Incisive Enterprise Simulator (Cadence Design Systems) ;

 générer les composants TLM 2.0 utilisés dans les environnements de prototypage virtuel SystemC.

Disponibilité et tarifs

EDA Simulator Link est disponible dès à présent à partir de 2 000 dollars aux États Unis. Pour plus d’informations, visitez notre site Web produit http://www.mathworks.com/products/e...