Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS .
Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, présente la dernière version de sa technologie de circuit imprimé (PCB) Allegro® destinée aux clients à la recherche d’une solution simple pour la conception performante de produits. Allegro 16.6 réduit de 30 à 50% le temps d’étude pour atteindre les objectifs de contraintes temporelles nécessaires à l’implémentation physique des interfaces grande vitesse, ces fonctionnalités sont délivrées dans le premier environnement de collaboration ECAD (CAD électrique) du secteur pour la conception de circuits imprimés PCB à l’aide de la technologie SharePoint® de Microsoft®.
Les principales fonctionnalités de miniaturisation dans la conception de circuits imprimés de la suite Allegro ont été introduites en 2011. La suite Allegro 16.6 continue de promouvoir les dernières innovations en termes de fabrication en permettant d’enterrer dans les diélectriques des composants actifs et passifs dans le but de répondre aux exigences d’intégration spécifiques de circuits imprimés de tailles de plus en plus réduites. Les composants peuvent désormais être intégrés verticalement sur une couche interne d’un circuit imprimé en utilisant l’axe Z, ce qui libère nettement les surfaces d’occupations sur les axes X et Y du circuit imprimé.
Allegro 16.6 accélère l’implémentation physique en tenant compte des contraintes temporelles via AiDT (Auto-interactive Delay Tuning). AiDT réduit de 30 à 50 % le temps nécessaire pour ajuster les contraintes temporelles liées aux interfaces avancées telles que DDR3. AiDT permet aux utilisateurs d‘accorder rapidement le « timing » des signaux grande vitesse critiques sur l’ensemble des signaux composant l’interface, ou de travailler sur des sous groupes de signaux de cette interface. Le temps nécessaire pour ajuster les pistes d’un circuit imprimé passe ainsi de quelques jours à quelques heures. L’outil Timing Designer de la société EMA couplé avec Allegro PCB SI, permet aux utilisateurs d’obtenir rapidement la validation des contraintes de timing des signaux critiques grande vitesse.
