Electronique Mag - Le journal de l'électronique.

Altera Corporation (Nasdaq : ALTR) annonce la disponibilité de la version 2.11 de son logiciel Quartus® II, la suite de conception classée numéro un du marché grâce à ses performances et aux gains en productivité dont bénéficient les conceptions à base de CPLD, FPGA, SoC FPGA et ASIC HardCopy®. Cette dernière version, qui renforce encore les qualités de l’environnement de conception de haut niveau du logiciel Quartus II, continue de simplifier les tâches traditionnelles de développement matériel ; les utilisateurs peuvent donc maximiser leur productivité tout en bénéficiant de la vaste palette de fonctionnalités de pointe qui caractérise les composants Altera. La version 12.1 du logiciel Quartus II a vu sa capacité à supporter des flots de conception de haut niveau renforcée par l’ajout d’un SDK pour OpenCL™ et par les évolutions apportées à l’outil d’intégration système Qsys et à l’environnement de conception basé sur les modèles DSP Builder. Cette dernière version bénéficie également de plusieurs améliorations et propose notamment un flot de conception avec reconfiguration partielle, de nouveaux cœurs IP et un support étendu pour les FPGA et les SoC FPGA 28 nm. Ces améliorations visent à accélérer encore les phases de conception, d’implémentation et de mise sur le marché de produits intégrant des composants Altera®.

Développement accéléré grâce aux outils de conception de haut niveau La gamme d’outils de conception de haut niveau proposés par Altera comprend notamment des logiciels de saisie de conceptions de niveau système, en langage C, par assemblage d’IP, et à base de modèles. Ces outils permettent et simplifient le développement des systèmes programmables les plus avancés actuellement, systèmes intégrant des cœurs de CPU, des blocs de traitement du signal numérique (DSP) et de multiples sous-systèmes d’IP. Grâce à l’apport d’un SDK pour OpenCL, les développeurs système et les programmeurs familiers du langage C peuvent profiter d’un langage de programmation ouvert de haut niveau pour mettre au point aisément et rapidement des applications éco-efficaces à hautes performances sur des FPGA. Le SDK pour OpenCL réduit les complexités de conception au niveau matériel et permet aux programmeurs logiciels habitués au langage C de développer pour des FPGA. Les améliorations apportées à l’outil d’intégration système Qsys et à l’outil DSP Builder d’Altera offrent aux utilisateurs de nombreux avantages, tant en termes de productivité que de performances système. Qsys se caractérise par un support étendu des protocoles standardisés AXI3 et AXI4 d’ARM®, et les fonctions de l’outil DSP Builder ont été élargies au support de sept catégories de précisions en virgule flottante différentes, y compris les formats IEEE 754 à demi, simple et double précision. Afin de simplifier encore la conception système, la dernière version du logiciel Quartus II propose un cœur IP 100G Interlaken pour les transferts de paquets haut débit entre circuits, ainsi qu’un cœur IP de suivi de trace vidéo pour les applications de traitement vidéo.

« Alors que les FPGA continuent d’intégrer des fonctionnalités supplémentaires de par la convergence du silicium, les outils de développement d’Altera peuvent accroître de manière exceptionnelle la productivité du concepteur en proposant des niveaux d’abstraction de conception toujours plus élevés, à l’instar de celui offert par le langage OpenCL, commente Alex Grbic, directeur marketing en charge du logiciel, des IP et des DSP chez Altera. Altera reste à l’avant-garde du marché en proposant des IP et des outils de développement de pointe qui permettent à nos clients de passer le plus rapidement possible des idées aux implémentations concrètes. »

La version 12.1 du logiciel Quartus II propose la première version de production du nouveau flot de conception avec reconfiguration partielle conçu pour les FPGA Stratix® V d’Altera. La reconfiguration partielle offre la flexibilité de modifier à la volée une fonctionnalité clé du composant, alors que les autres éléments du FPGA sont encore en cours d’exécution. Les concepteurs peuvent stocker plusieurs fonctions différentes dans la mémoire externe et les charger dans le FPGA au fur et à mesure des besoins, permettant ainsi aux utilisateurs de réduire les dimensions du FPGA à l’œuvre dans leurs systèmes, de libérer de la place sur la carte, et de diminuer la consommation électrique.

La version 12.1 du logiciel Quartus II se caractérise également par de nombreuses améliorations supplémentaires et, notamment, par le support de nouveaux composants. Un certain nombre de nouveaux FPGA 28 nm Stratix V, Arria® V et Cyclone® V et SoC FPGAs sont ainsi supportés par cette version, le support complet des FPGA Arria V GZ étant également assuré. Pour consulter la liste de toutes les nouvelles caractéristiques de cette dernière version logicielle.

http://www.altera.com/whatsnew