Electronique Mag - Le journal de l'électronique.

STMicroelectronics (NYSE : STM) et CMP (Circuits Multi-Projets®) annoncent ce jour que la technologie CMOS H9A dans le noeud de 130 nm de STMicroelectronics, qui permet de réaliser un large éventail de produits analogiques et numériques, est à présent mise à la disposition des universités, des laboratoires de recherche et des entreprises de conception aux fins de prototypage par le biais des services de courtage de CMP. La diffusion des tranches de silicium aura lieu sur le site ST de Rousset, dans les Bouches-du-Rhône. ST met cette technologie de fabrication à la disposition de tierces parties en tant que service de fonderie pour une plate-forme analogique bien établie et pour de nouveaux développement dans les applications au-delà du CMOS (« More than Moore »), telles que les systèmes de capture d’énergie, d’intelligence autonome et de domotique.

L’introduction de la technologie CMOS H9A de ST (et sa version dérivée H9A_EH) dans le catalogue de CMP capitalise sur la collaboration fructueuse qui a permis à des universités et des entreprises de conception d’accéder aux générations précédentes et de haute performance de la technologie CMOS, parmi lesquelles les géométries CMOS de 28 nm, 45 nm (introduction en 2008), 65 nm (2006), 90 nm (2004) et 130 nm (2003) par l’intermédiaire du site ST de Crolles. Les clients de CMP peuvent également accéder à la technologie FD-SOI (silicium sur isolant - entièrement déplété) en géométries de 28 nm, SOI (silicium sur isolant) en 65 nm et SOI en 130 nm, ainsi qu’à la technologie SiGe (Silicium Germanium) en 130 nm de STMicroelectronics. Plus de 200 universités et entreprises ont reçu les règles de dessin et les kits de conception des processus CMOS SOI et en silicium massif (bulk) en 65 nm de ST. Depuis que CMP propose la technologie CMOS en silicium massif 28 nm de ST en 2011, plus de 100 universités et sociétés de microélectronique ont reçu les règles de dessin et les kits de conception correspondants, et plus de 30 circuits intégrés ont déjà été fabriqués. De même, depuis que CMP propose la technologie FD-SOI 28 nm de ST, plus de 30 universités et sociétés de microélectronique ont reçu les règles de dessin et les kits de conception correspondants.

« L’utilisation de ces processus pour concevoir des circuits intégrés a rencontré un vif intérêt. Ainsi, environ 300 projets ont été conçus en 90 nm (terminés en 2009), et déjà plus de 350 projets utilisent déjà le processus CMOS massif de 65 nm », a déclaré Bernard Courtois, Directeur du CMP. « Par ailleurs, plus de 60 projets ont déjà été réalisés en technologie SOI 65 nm et nombre d’universités parmi les plus grandes d’Europe, des États-Unis/Canada et d’Asie ont déjà bénéficié de la collaboration entre CMP et ST. »

Le service multi-projets sur tranches silicium de CMP permet aux entreprises de réaliser des circuits intégrés avancés en petites quantités, typiquement entre quelques douzaines et quelques milliers d’unités. Les règles de dessin et les kits de conception de la technologie H9A sont mis à la disposition des universités et des entreprises de microélectronique, et les premières demandes sont actuellement traitées. Un essai (run) est prévu en septembre 2013 avec les premières contributions

ST proposera des composants consommation ultra-basse, courant de repos ultra-faible (ULP/ULQC) dans ses kits de conception (DK) de nouvelle génération, dans la mesure où ces critères sont indispensables dans les systèmes intelligents autonomes longue durée et la capture de sources basse énergie. Le site ST de Rousset, l’un des plus avancés au monde pour la fabrication de tranches de 200 mm, est aujourd’hui un centre d’excellence qui propose une technologie conçue pour les rapports cycliques lents et basse faible consommation, et qui suscite les contributions innovantes et la collaboration des chercheurs universitaires. Tout en fournissant des fonctionnalités supplémentaires à court terme, la compatibilité sera assurée avec les kits de conception et les filières actuellement disponibles, indépendamment des évolutions technologiques, afin de maintenir une offre stable et de permettre aux universités et sociétés de conception intéressées d’élaborer une planification à moyen et à long termes.

Le coût de la technologie H9A CMOS a été fixé à 2.200 euros par mm².