Electronique Mag - Le journal de l'électronique.

Offrant une augmentation de la productivité des équipes de conception et des performances des circuits dans le domaine des circuits intégrés Custom, Cadence Design Systems (NASDAQ : CDNS) a présenté aujourd’hui une approche révolutionnaire pour la réalisation de circuits Custom avec sa suite de conception Virtuoso® Layout Electrically Aware Design (EAD). Cette possibilité unique de vérification électrique en cours de conception permet aux équipes de conception de surveiller les problèmes électriques pendant la création du layout, plutôt que d’attendre que ce dernier soit terminé avant de vérifier qu’il répond aux attentes initiales de conception. La solution Virtuoso Layout Suite EAD permet aux ingénieurs de réduire le cycle de conception de leurs circuits jusqu’à 30 pour cent, tout en optimisant la taille et les performances de la puce.

Grâce à cette nouvelle technologie innovante, les ingénieurs peuvent analyser électriquement, simuler et vérifier les choix d’interconnexion en temps réel, réalisant ainsi un layout électriquement correct par construction. Cette visibilité en temps réel permet aux ingénieurs de réduire les pratiques de conception conservatrices - ou « over-design » - qui peuvent influencer négativement les performances et la surface d’une puce.

La suite Virtuoso Layout Suite EAD offre :
 La possibilité de capturer les courants et tensions de simulations exécutées dans l’environnement de simulation Virtuoso Analog Design Environment, puis de transférer ces informations électriques dans l’environnement de layout
 Des capacités de gestion qui permettent aux concepteurs de circuits de définir des contraintes électriques (comme « matched-capacitance » et « matched-resistance ») et permettent aux concepteurs « back-end » d’observer en temps réel si ces contraintes sont satisfaites
 Un moteur d’extraction de parasites d’interconnexion intégré qui évalue rapidement le layout lors de sa création et fournit une vue électrique en cours de conception pour une analyse et une optimisation en temps réel
 Une analyse d’électromigration (EM) qui prévient les ingénieurs layout de problèmes EM éventuels pouvant être introduits lors du dessin des masques.
 La possibilité de re-simuler un layout incomplet qui permet d’éviter que des erreurs soient enfouies profondément dans une topographie condensée, en minimisant ainsi les « re-spins » et en réduisant le recours à l’ « over-design ».
 Une plus grande collaboration entre les concepteurs de circuit et les concepteurs « back-end » pour obtenir un layout électriquement correct par construction, quel que soit l’endroit où se trouvent les membres de l’équipe.

http://www.cadence.com