Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS .
Toshiba Electronics Europe (TEE) vient d’annoncer que sa technologie MOSFET de puissance DTMOS-IV SJ (superjonction) de nouvelle génération était pour la première fois disponible en petit boîtier DFN miniature bas-profil. Les nouveaux transistors MOSFET DTMOS-IV 600V en boîtier DFN seront idéaux pour les applications de commutation rapide, dans les alimentations, les ballasts d’éclairage ou d’autres applications nécessitant une solution moins encombrante qu’un boîtier D2PAK ou DPAK conventionnels.
Avec des courants nominaux allant de 9.7A à plus de 30A, les nouveaux MOSFET 600V de la famille TKxV60W offrent des résistances à l’état passant (RDS(ON)) allant de 0.38Ω à seulement 0.098Ω. Le facteur de mérite RDS(ON)*Qg assure une commutation à haut-rendement, tandis que la faible capacitance de sortie (Coss) permet un fonctionnement optimal avec de faibles charges. Chaque dispositif intègre également une broche de détection pour la connexion directe d’un driver.
Le processus DTMOS-IV de Toshiba produit des transistors MOSFET avec un meilleur coefficient de température RDS(ON) que les dispositifs concurrents. Cela permet d’obtenir de meilleurs rendements, même aux températures élevées. Comme les autres dispositifs de la famille Toshiba DTMOS-IV, ces nouveaux MOSFET DFN ont une capacitance porte-drain (Cgd) optimisée, offrant un meilleur contrôle de commutation dv/dt. Le support de valeurs dv/dt plus faibles, permet aussi de réduire la tendance aux oscillations dans les circuits à commutation rapide.
Avec ses 8 x 8 mm, l’encombrement du module DFN est 20% plus faible que celui d’un module D2PAK. Son épaisseur de 0.85 mm seulement est près de trois fois inférieure à celle d’un DPAK classique, et plus de cinq fois inférieure à celle d’un D2PAK.
Toshiba utilise un processus "deep-trench" (tranchée profonde) pour ses MOSFET superjonction simple-épitaxie de 4ème génération. Cela permet de resserrer les tranchées par rapport à un processus de 3ème génération (multi-épitaxial), ce qui conduit à une amélioration de 30% de la résistance à l’état passant (RDS(ON)) à taille de puce donnée.
