Electronique Mag - Le journal de l'électronique.

Face aux exigences informatiques de plus en plus strictes des workloads effectués par l’intelligence artificielle (IA) et par l’apprentissage automatique (ou machine learning), la mémoire DDRAM parallèle classique est devenu un frein majeur pour les CPU de nouvelle génération, qui requièrent de plus en plus de canaux de mémoire pour offrir davantage de bande passante mémoire. Microchip Technology Inc.annonce ce jour un portefeuille de produits centre de données étendu, ainsi que son entrée sur le marché de l’infrastructure de mémoire en proposant le premier contrôleur de mémoire série disponible sur le marché. Le contrôleur SMC 1000 8x25G permet aux processeurs (CPU) et autres SoC dédiés au calcul d’utiliser quatre fois plus de canaux de mémoire qu’une DRAM DDR4 parallèle, le tout avec la même empreinte de boîtier. Les contrôleurs de mémoire série de Microchip offrent une bande passante mémoire plus large et la liberté du type de stockage à ces plateformes de calcul intensif, ainsi qu’une très faible latence.

Face à la multiplication des cœurs de processeur au sein des CPU, la bande passante mémoire moyenne disponible pour chaque noyau de calcul a diminué, car les composants SoC et CPU ne peuvent augmenter le nombre d’interfaces DDR parallèles sur une seule puce pour s’adapter aux besoins d’un nombre de cœurs croissant. Le SMC 1000 8x25G est relié au CPU via des lignes 25 Gbit/s compatibles avec une interface OMI (Open Memory Interface) 8 bits, et à la mémoire via une interface DDR4 3200 72 bits. Le nombre requis de broches du CPU ou du SoC hôte par canal de mémoire DDR4 est ainsi significativement réduit, ce qui permet d’avoir davantage de canaux de mémoire et augmente la bande passante mémoire disponible.

Un CPU ou SoC compatible OMI peut utiliser un large éventail de types de stockage dotés de différents paramètres en termes de coûts, puissance et performances, sans avoir besoin d’intégrer un contrôleur de mémoire spécifique pour chaque type. À l’inverse, les interfaces de mémoire CPU et SoC sont aujourd’hui typiquement verrouillées selon des protocoles d’interface DDR spécifiques, comme le DDRA, à des débits d’interface prédéfinis. Le SMC 1000 8x25G est le premier produit d’infrastructure de mémoire du portefeuille de Microchip à permettre l’interface OMI avec la liberté du type de stockage.

Les workloads des applications des centres de données requièrent des produits de mémoire DDIMM basés sur une interface OMI pour offrir la même bande passante élevée et la même faiblesse de latence que les produits de mémoire basés sur des DDR montées en parallèle. Le SMC 1000 8x25G de Microchip intègre un système faible latence innovant qui fournit une latence différentielle inférieure à 4 ns sur le premier accès de données DRAM, et des performances identiques pour les accès de données ultérieurs. Les produits DDIMM basés sur une interface OMI possèdent ainsi quasiment les mêmes performances en termes de bande passante et de latence que les produits LRDIMM équivalents.

« Microchip est fier de présenter le tout premier composant contrôleur de mémoire série du marché », déclare Pete Hazen, vice-président de la division Data Center Solutions de la de Microchip. « Les nouvelles technologies d’interface de mémoire telles que la technologie OMI (Open Memory Interface) permettent à un large éventail d’applications SoC de respecter les exigences de mémoire croissantes des applications des centres de données ultra performants. L’entrée de Microchip sur le marché de l’infrastructure de mémoire souligne notre engagement pour améliorer les performances et l’efficacité dans les centres de données. »

« Les exigences de travail des clients IBM nécessitent de plus en plus de mémoire, c’est pourquoi nous avons pris cette décision stratégique : les interfaces de mémoire des processeurs POWER utilisent des interfaces de type OMI pour augmenter la bande passante mémoire », renchérit Steve Fields, ingénieur en chef chez IBM Power Systems. « IBM se félicite du partenariat passé avec Microchip pour la fourniture de cette solution. »

SMART Modular, Micron et Samsung Electronics développent actuellement plusieurs DDIMM (Differential Dual-Inline Memory Modules) DDR4 avec broches efficaces à 84 broches, avec des capacités allant de 16 Go à 256 Go. Ces DDIMM seront basées sur le SMC 1000 8x25G et se connecteront facilement à toute interface 15 Gbit/s compatible OMI.

Témoignages

« Le standard OMI (Open Memory Interface) fournit une interface mémoire série à broche efficace permettant qu’un large éventail d’applications CPU et SoC adapte la bande passante mémoire et opère facilement la transition entre un nombre croissant de nouveaux types de périphériques tels que le SCM (Storage Class Memory) », explique Myron Slota, président du Consortium OpenCAPI. « Le consortium OpenCAPI fournit des blocs IP hôtes et cibles libres de royalties, et mène un large éventail d’initiatives pour assurer la compatibilité avec ces standards. »

« Les clients Google bénéficient d’applications très consommatrices en données telles que le machine learning et les analyses de données qui requièrent des mémoires ultra performantes », souligne Rob Sprinkle, responsable technique pour l’infrastructure des plateformes chez Google LLC. « Google apporte son soutien à des initiatives basées sur des standards ouverts tels que l’interface OMI (Open Memory Interface), qui fournissent une interface de mémoire ultra performante pour répondre à ces objectifs ambitieux en termes de bande passante et de latence. »

Outils de développement

Pour aider les clients développant des systèmes compatibles avec le standard OMI, le SMC 1000 est livré avec l’outil de diagnostic intégré ChipLink et d’autres outils associés, qui constituent une suite complète d’outils de débogage, de diagnostic, de configuration et d’analyse, dotée d’une interface graphique intuitive.

http://www.microsemi.com/