Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS .
Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, annonce l’ajout d’IP pour le standard de mémoire mobile LPDDR3 à la gamme d’IP de design de la société.
Conçue pour fournir la bande passante élevée et la faible consommation requises pour les Smartphones et les tablettes tactiles, la solution IP de mémoire LPDDR3 Cadence comprend un contrôleur intégré avec support PHY, la réalisation virtuelle de prototypes, l’IP de vérification et les kits design-in Allegro® afin d’accélérer l’implémentation et de réduire le risque lié à la conception.
L’IP de design hautement configurable de Cadence permet de combiner le standard LPDDR3 avec d’autres au sein d’un seul contrôleur et PHY, autorisant le développement de systèmes sur puces (SoC) prenant en charge de nombreux standards de mémoire afin de proposer un seul design utilisable par des marchés multiples.
