Nouveaux produits

Altera et TSMC développent en commun le premier véhicule de test pour circuits intégrés 3D hétérogènes compatible avec le procédé CoWoSTM

Publication: Juin 2012

Partagez sur
 
Altera va utiliser le procédé de fabrication et d’assemblage CoWoS de TSMC pour développer des composants 3D de nouvelle génération...
 

Altera Corporation et TSMC annoncent ce jour le développement commun du premier véhicule de test pour circuits intégrés 3D hétérogènes compatible avec le procédé d’intégration Chip-on-Wafer-on-Substrate (CoWoS ou Puce-sur-Tranche-sur-Substrat) de TSMC. Les circuits intégrés 3D hétérogènes, dont le principe consiste à empiler, au sein d’un composant unique, plusieurs technologies comme la logique programmable, les fonctions analogiques et la mémoire, sont considérés comme l’une des innovations majeures permettant à l’industrie de dépasser les limites de la loi de Moore. Grâce au procédé intégré CoWoS de TSMC, les fabricants de semiconducteurs qui développent des circuits 3D disposent d’une solution de bout-en-bout qui couvre à la fois le procédé de fabrication en front-end et les solutions back-end de test et d’assemblage.

Altera est la première société de semiconducteurs à avoir développé et achevé la caractérisation d’un véhicule de test hétérogène compatible avec le procédé de fabrication et d’assemblage CoWos de TSMC. Cette plate-forme, ainsi que d’autres véhicules de test, permettent à Altera de tester rapidement les fonctionnalités et la fiabilité des circuits 3D et de vérifier qu’ils respectent les objectifs recherchés de rendement et de performances. Couplé à la supériorité technologique d’Altera en matière de silicium et de propriété intellectuelle (IP), le procédé CoWoS de TSMC ouvre la voie à de futurs développements et déploiements de circuits 3D à la fois rapides et peu onéreux. Dans le domaine des circuits 3D hétérogènes, la vision d’Altera consiste notamment à développer des dérivés de composants qui offrent aux utilisateurs la possibilité d’associer et de combiner différents blocs d’IP sur silicium en fonction des exigences de leurs applications respectives. Altera compte tirer profit de sa position dominante sur le marché des FPGA et associer à ses FPGA des technologies diverses et variées et, notamment, des coeurs de processeurs (CPU), des ASIC, des circuits spécifiques standards (ASSP), de la mémoire et des éléments optiques. Grâce aux circuits intégrés 3D d’Altera, les utilisateurs peuvent différentier leurs applications grâce à la flexibilité du FPGA, et, dans le même temps, maximiser les performances système, minimiser la consommation énergétique et réduire l’encombrement et le coût global.

« Grâce à nos relations avec des organismes de standardisation comme l’IMEC et SEMATECH, et à notre capacité à utiliser le procédé innovant de fabrication et d’assemblage CoWoS de TSMC, nous sommes idéalement positionnés pour déployer notre stratégie qui vise à proposer des composants 3D hétérogènes à nos clients, au bon moment et avec les bonnes caractéristiques  », commente Bill Hata, senior vice-président de l’ingénierie et des opérations mondiales d’Altera. «  Grâce à l’implantation de fonctionnalités 3D hétérogènes dans nos composants, nous restons fermement engagés sur la voie de l’innovation et de la suprématie technologiques qui a toujours été la nôtre et qui va nous conduire au-delà de la loi de Moore. »

« Nous collaborons avec Altera depuis pratiquement vingt ans et, durant ces deux décennies, nous avons étroitement travaillé ensemble pour développer les technologies de semiconducteurs et les procédés de fabrication les plus en pointe », ajoute Rick Cassidy, président de TSMC Amérique du Nord. « Le développement de circuits intégrés 3D de nouvelle génération que nous avons mené avec Altera est un bon exemple de la façon dont nous pouvons, ensemble, amener la technologie des semiconducteurs à un nouveau niveau. »

La technologie à la base du procédé d’intégration CoWoS consiste à reporter les puces en silicium sur une tranche par le biais d’une technique d’interconnexion (bonding) chip-on-wafer (CoW). Le circuit CoW est alors reporté sur le substrat (CoW-On-Substrate) pour former le composant final. Du fait que les puces sont reportées sur le silicium de la tranche d’origine avant la fin du processus de fabrication, les phénomènes de flexion qui apparaissent en cours de production avec des tranches amincies sont ici évités. TSMC a l’intention de proposer le procédé CoWoS comme un service de fabrication clé-en-main.

http://www.altera.com

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email:

Farnell - 1er pour la recherche et la conception...