Electronique Mag - Le journal de l'électronique.

Le CEA-Leti annonce que les six membres du consortium se concentreront sur le développement de solutions innovantes permettant à des circuits fiables d’être développés à partir de composants basse-consommation de faible fiabilité. L’intégration à l’échelle nanométrique de puces fabriquées à partir de composants basseconsommation peu fiables est l’un des défis majeurs pour le développement de circuits électroniques nouvelle génération. L’inévitable augmentation de la densité d’intégration et les exigences croissantes en termes de consommation d’énergie des futurs circuits électroniques, ne peuvent être soutenus que par l’utilisation de composants basseconsommation, dont la fiabilité intrinsèque sera considérablement réduite. Le design des éléments de stockage, d’interconnexion et de traitement de données demanderont une approche radicalement nouvelle, impliquant la mise en oeuvre de puissantes techniques de tolérance aux fautes.

Le projet i-RISC (Innovative Reliable Chip Designs from Unreliable Components), lancé cette année par la Commission Européenne, s’appuie sur des techniques, algorithmes et modèles mathématiques provenant de la théorie de l’information. Il vise la conception de codes correcteurs d’erreurs et d’architectures encodeur/décodeur capables de fournir une protection fiable contre les erreurs même lorsqu’ils opèrent sur des circuits peu fiables.

Ces codes tolérants aux erreurs contribueront aussi bien au stockage qu’au transfert de l’information numérique dans le circuit. Afin de réaliser le traitement de données de manière fiable, le projet développera également des méthodes spécifiques, permettant d’intégrer le code dans la description structurelle de la fonctionnalité logique du circuit. Les solutions proposées seront évaluées et validées en s’appuyant sur des modèles d’erreurs et des outils de mesure d’énergie développés au sein du projet. Le projet i-RISC tirera profit de l’expertise notoire et complémentaire des six partenaires afin de couvrir tous les aspects de la recherche. En plus du CEA-Leti, le consortium est composé de l’université de Cork (UCC, Irelande), l’Ecole Nationale Supérieure de l’Electronique et de ses Applications (ENSEA, France), la Technische Universität Delft (TUD, Pays-Bas), l’Universitatea Politehnica Timisoara (UPT, Roumanie) et l’Université de Nis, Faculté d’Ingénierie Electronique (ELFAK, Serbie).

Pour Valentin Savin, chercheur et coordinateur de projet au Leti, « ce projet est vu par les partenaires du consortium comme une première étape vers des circuits tolérants aux fautes nouvelle génération, qui pourrait réduire leur consommation énergétique et par conséquent leur impact sur l’environnement. Il est tout à fait en phase avec les objectifs stratégiques du Leti, en particulier le développement des techniques « Green » dans les systèmes d’information. Nous nous attendons à ce que les solutions apportées par ce projet apportent aux puces davantage de robustesse et une importante réduction de consommation énergétique. »

Grâce à l’alignement d’i-RISC avec les domaines ciblés par le Programme de Travail de la Commission Européenne, ce projet apportera des contributions fortes et directes aux branches clés qui amélioreront la compétitivité de la recherche académique et de l’industrie européenne dans le développement des futurs systèmes d’information.

Le projet i-RISC est un préalable essentiel visant à convaincre l’industrie européenne de la valeur ajoutée et de la faisabilité de cette nouvelle approche de design, en vue du prochain défi posé par l’intégration des circuits nanométriques.

http://www.leti.fr