En poursuivant votre navigation sur ce site, vous acceptez l'utilisation de cookies pour vous proposer des contenus et services adaptés à vos centres d'intérêts. En savoir plus et gérer ces paramètres. OK X
 
 

 

 

Nouveaux produits

Altera et ARM annoncent la première suite d’outils pour logiciels embarqués adaptée aux spécificités des FPGA

Publication: Décembre 2012

Partagez sur
 
Ce partenariat unique a donné le jour à une suite d’outils DS-5 qui élimine les obstacles au débogage des composants FPGA SoC...
 

Altera Corporation (NASDAQ : ALTR) et ARM (LON : ARM ; NASDAQ : ARMH) annoncent ce jour avoir développé en commun, aux termes d’un accord unique en son genre, une suite de développement de logiciels embarqués DS-5 dédiée aux composants SoC d’Altera et dotée de capacités de débogage adaptées aux spécificités des FPGA. La suite d’outils ARM® Development Studio 5 (DS-5™) Altera Edition est conçue pour éliminer les obstacles au débogage simultané du sous-système CPU à double cœur intégré et de la matrice FPGA qui coexistent dans les composants SoC d’Altera. Associant le débogueur multicœur pour architecture ARM le plus avancé du marché et sa capacité à s’adapter aux spécificités des blocs logiques contenus dans le FPGA, la nouvelle suite d’outils fournit aux développeurs de logiciels embarqués un niveau sans précédent de visibilité et de contrôle à l’échelle de la puce toute entière et ce, via l’interface utilisateur standard DS-5. La nouvelle suite d’outils sera intégrée dans la Suite de conception embarquée pour SoC (SoC Embedded Design Suite) d’Altera et sera commercialisée à partir du tout début 2013.

Les composants SoC d’Altera associent, sur une seule puce, les blocs logiques d’un FPGA à un processeur à double cœur ARM Cortex-A9. Ils offrent ainsi aux utilisateurs le pouvoir et la flexibilité de créer des variantes de SoC programmables et personnalisées via l’implémentation au sein de la matrice FPGA d’accélérateurs matériels et de périphériques choisis par l’utilisateur. Altera commercialise actuellement les échantillons initiaux de ses composants SoC Cyclone V. Veuillez-vous référer au communiqué de presse « Altera commercialise ses premiers composants SoC », publié à l’adresse http://www.altera.com

La suite d’outils ARM Development Studio 5 (DS-5) Altera Edition s’adapte de manière dynamique aux configurations du FPGA spécifiques à l’utilisateur et étend en toute transparence les capacités de débogage embarqué au-delà des limites CPU/FPGA au sein du SoC. Elle permet ainsi d’unifier au travers de l’interface utilisateur standard DS-5 toutes les informations logicielles de débogage, que celles-ci proviennent du domaine CPU ou du domaine FPGA. Une fois associée aux fonctions avancées de débogage multicœur du débogueur DS-5 et couplée à l’analyseur logique Quartus II SignalTap à des fins de déclenchement croisé (cross-triggering), la suite d’outils offre un niveau sans précédent de visibilité et de contrôle aux opérations de débogage, caractéristique qui conduit à des gains substantiels de productivité.

« Les composants en silicium innovants et générateurs de rupture technologique exigent des outils de développement qui sont tout autant innovants et générateurs de rupture technologique. Cette exigence a été satisfaite avec cette suite d’outils innovante qui cible les composants SoC 28 nm Cyclone V et Arria V d’Altera, ainsi que les futurs SoC 20 nm d’Altera, commente John Cornish, vice-président exécutif de la division System Design chez ARM. Cette innovation technologique, qui a unifié le débogage CPU et le débogage FPGA, a dopé la productivité des utilisateurs. Avec les kits de développement pour SoC et la Suite de conception embarquée pour SoC d’Altera, Altera et ARM ont mis à la portée de tous cet outil avancé, dont les caractéristiques haut de gamme sont synonymes de gain de productivité. Nous sommes certains que cette association offrira des avantages indéniables à nos clients communs. »

La suite d’outils DS-5 d’ARM propose le débogueur multicœur pour architecture ARM le plus avancé du marché. Ce dernier permet le débogage sur les systèmes s’exécutant en mode multiprocesseur symétrique (SMP) ou asymétrique (AMP). Doté d’interfaces de débogage JTAG et Ethernet et d’une connaissance Linux et RTOS, il est largement utilisé pour la mise au point de cartes, le développement de pilotes, le portage d’OS et le développement d’applications s’exécutant sur Linux ou directement sur les plates-formes matérielles.

« Nous sommes fiers de notre partenariat avec ARM et des innovations issues de cette collaboration, ajoute Vince Hu, vice-président marketing produit et corporate chez Altera. La suite d’outils ARM DS-5 Altera Edition met un outil de débogage et de développement incroyablement puissant dans les mains des ingénieurs logiciels, tout en garantissant le temps de développement le plus rapide pour nos composants SoC. »

Caractéristiques et avantages principaux :

La suite d’outils ARM DS-5 Altera Edition est caractérisée par les fonctionnalités suivantes :

- Les vues de la fenêtre de débogage logiciel s’adaptent automatiquement afin d’y intégrer les blocs périphériques programmés par le développeur dans la matrice FPGA ; le développeur dispose ainsi d’une vue homogène, à l’échelle du SoC tout entier, de la cartographie mémoire des registres des périphériques, que ces deniers soient logiciels ou câblés.

- Le débogueur DS-5 affiche simultanément les données de trace/débogage pour les cœurs de processeur Cortex-A9 et pour les cœurs logiques personnalisés compatibles CoreSight™ implémentés dans la matrice FPGA.

- Le câble de débogage Altera USB Blaster supporte à la fois le débogueur DS-5 et les autres outils compatibles JTAG pour composants SoC d’Altera.

- La suite d’outils permet la capture non intrusive et la visualisation d’événements et de signaux au sein de la matrice FPGA, signaux qui peuvent être corrélés temporellement avec des événements logiciels et avec la trace des instructions exécutées par le processeur.

- Elle supporte des mécanismes avancés de déclenchement croisé (cross-triggering) au niveau signal entre le domaine CPU et le domaine FPGA pour un débogage conjoint matériel/logiciel cross-domaine.

- Elle inclut l’analyseur de performances DS-5 Streamline qui établit une corrélation entre, d’une part, les événements et les threads logiciels et, d’autre part, les compteurs matériels du SoC et du FPGA. Cette caractéristique permet d’identifier et de corriger les goulets d’étranglement de niveau système.

Suivez Electronique Mag sur le Web

 

Newsletter

Inscrivez-vous a la newsletter d'Electronique Mag pour recevoir, régulièrement, des nouvelles du site par courrier électronique.

Email: