Electronique Mag - Le journal de l'électronique.

Renesas Electronics a annoncé aujourd’hui le développement d’un nouveau cœur CPU RX 32 bits à hautes performances, le RXv2, destiné aux systèmes embarqués dans les domaines du grand public, de l’industrie et des équipements pour le tertiaire.

Le nouveau cœur RXv2 se caractérise par un gain en performances de 3,2 à 4,0 Coremark®MHz ou 2,0 DMIPS/MHz, avec une fréquence maximale de 300 MHz en 40 nm. Il comporte également des fonctionnalités de traitement numérique du signal (DSP) et une unité à virgule flottante (FPU) améliorées. L’architecture de ce nouveau cœur convient parfaitement aux applications qui nécessitent une combinaison d’excellentes performances et des fonctionnalités DSP et FPU, le tout au sein d’un microcontrôleur (MCU) unique. Cette architecture cible des applications comme l’automatisation industrielle, le contrôle moteur, l’analyse du signal, le filtrage audio, le traitement d’images et la connectivité.

Le cœur RXv2 est rétro-compatible avec le cœur RXv1 de Renesas employé dans l’actuelle famille RX de microcontrôleurs 32 bits CISC (Complex Instruction Set Computer). Le RXv2 hérite de l’ensemble des jeux d’instructions disponibles sur le cœur RXv1, garantissant ainsi que les applications développées pour le RXv1 seront aussi compatibles au niveau binaire avec le nouveau cœur.

Le cœur RXv1 profitait à la fois des capacités de traitement améliorées rendues possibles par la faculté des architectures CISC d’exécuter des instructions complexes et de la technique simplifiée RISC (Reduced Instruction Set Computer) développée pour les CPU des autres microcontrôleurs de Renesas. Plus précisément, les caractéristiques des CISC telles que les instructions de longueur variable sont associées à celles des RISC comme une structure à registre général, une architecture Harvard et un pipeline à cinq étages. Le cœur RXv2 tire le meilleur parti de cette combinaison d’architectures pour fournir des performances de calcul accrues, des économies de consommation et une densité de code élevée, par le biais d’une structure de pipeline à deux voies et un dispositif avancé de récupération des instructions (Advanced Fetch Unit, AFU, [1]).

Il existe une demande croissante pour des composants intégrés mono-puce capables de délivrer d’excellentes performances de traitement au sein des systèmes embarqués afin de fournir une plus forte valeur ajoutée et de prendre en charge la complexité croissante de ces systèmes. Notamment, on constate la nécessité de disposer d’une meilleure performance de traitement CPU pour le contrôle moteur ainsi que les applications de contrôle des mécanismes dans les domaines de l’équipement industriel ou du tertiaire. Ceci afin d’en améliorer la performance temps réel et la stabilité. En même temps, réduire la consommation reste un défi majeur.

Accroître la fréquence de fonctionnement est une méthode classique pour améliorer les performances, mais cette augmentation de la fréquence impose un courant plus important et induit donc un ensemble d’effets indésirables, comme la nécessité de concevoir un nouveau circuit d’alimentation ou de prendre des mesures efficaces pour gérer le bruit sur la carte système. Cela a pour conséquence d’augmenter le coût global du système et d’allonger le temps imparti pour le développement. Renesas a développé le nouveau cœur RXv2 pour satisfaire parfaitement ces demandes, en conservant une rétrocompatibilité avec le cœur RXv1, tout en fournissant des performances CPU améliorées et une consommation réduite.

Caractéristiques principales du cœur RXv2 :

1) Une puissance de calcul supérieure

Une caractéristique commune à tous les CPU de la famille RX, incluant le nouveau cœur RXv2, est l’unité à virgule flottante (FPU), qui est essentielle pour les tâches exigeant de l’analyse numérique en temps-réel, par exemple pour le traitement multimédia ou le contrôle moteur. Alors que la plupart des CPU incorporent un coprocesseur de type FPU, la famille de CPU RX se distingue en bénéficiant d’un ensemble d’instructions qui emploie des registres à usage général pour les opérations FPU. La FPU comporte également une structure de pipeline améliorée induisant un meilleur temps d’exécution. Le nombre de cycles de traitement du RXv2 a été encore réduit grâce à l’addition d’une instruction DSP et à un nombre restreint de cycles de traitement pour l’opération en virgule flottante simple précision ; ce qui se traduit par de meilleures performances de calcul. Le RXv2 comporte deux accumulateurs 72 bits dédiés (le RXv1 a un unique accumulateur 64 bits) et une instruction « multiplie puis accumule » (MAC) sur un seul cycle, enrichissant la fonction DSP et permettant même à celle-ci de traiter éventuellement les opérations MAC en virgule fixe sur 32 bits. De plus, le RXv2 peut accomplir simultanément des opérations de DSP/FPU et d’accès mémoire, améliorant significativement ses capacités de traitement du signal.

2) Un meilleur rendement énergétique

La plus grande partie de la consommation lors des opérations du microcontrôleur provient des échanges entre la CPU et la mémoire. Pour cette raison, il est extrêmement important d’optimiser l’interface mémoire quand on cherche à améliorer les performances du processeur. De plus, si la vitesse opérationnelle de la mémoire augmente, il devient difficile d’extraire le maximum de la performance de traitement du CPU car il est nécessaire d’insérer des états d’attente. L’architecture du cœur RXv2 autorise une fréquence opérationnelle maximale de 300 megahertz (MHz) et inclut une nouvelle AFU qui optimise la gestion des états d’attentes pour la mémoire flash embarquée et permet d’accélérer les opérations de branchement (fast branching). Généralement, les processeurs utilisent un cache pour réduire les temps d’attentes et diminuer la pénalité qui résulte d’une opération de branchement. L’optimisation de l’AFU du cœur RXv2 pour la mémoire flash embarquée permet de réellement diminuer le nombre d’accès à la mémoire lors d’une opération de cache, ce qui réduit substantiellement la consommation énergétique et évite d’être trop pénalisé par les états d’attentes et les opérations de branchement. Résultat : moins de consommation d’énergie et un accès mémoire plus performant. Le nouveau cœur RXv2 est basé sur un procédé technologique avancé en 40 nanomètres (nm), ce qui contribue à une réduction de 40% de la consommation par rapport au cœur RXv1 de Renesas qui, lui, est basé sur un procédé 90 nm.

3) Une haute efficacité du code

Comme dans le domaine de l’embarqué, il est essentiel de réduire la zone allouée à la mémoire afin de réduire les coûts, la famille de CPU RX de Renesas s’appuie sur une architecture CISC compacte et un jeu sélectif d’instructions d’une taille comparable à celui des processeurs RISC. Afin d’augmenter l’efficacité du cœur RXv2, Renesas a analysé quelles étaient les instructions et les modes d’adressage, utilisés le plus fréquemment dans les applications réelles, puis a assigné des codes d’instruction courts pour les instructions les plus utilisées et adopté un format à trois opérandes plus efficace. Le résultat est une efficacité du code de 30% supérieure à celle d’une architecture RISC typique.

Notice pour les spécifications principales du nouveau cœur RXv2

http://www.renesas.eu/