Electronique Mag - Le journal de l'électronique.

SEALSQ, entreprise spécialisée dans le développement et la commercialisation de semi-conducteurs, de solutions PKI et de produits matériels et logiciels en technologies post-quantiques, annonce sa collaboration avec Lattice Semiconductor afin d’intégrer des capacités avancées de sécurité post-quantique basées sur TPM dans certaines solutions FPGA de Lattice. Cette collaboration vise à répondre à la demande croissante de solutions capables de résister aux menaces quantiques, notamment dans les applications critiques d’edge computing et les environnements à haute exigence de sécurité.

« Cette collaboration illustre parfaitement la stratégie de SEALSQ visant à étendre notre leadership en matière de sécurité post-quantique au-delà des ventes directes aux fabricants d’équipement d’origine (OEM) », déclare Bernard Vian, Directeur Général de SEALSQ. « Nous continuons à fournir des puces sécurisées prêtes à l’emploi et sur-mesure directement à nos clients, tout en mettant à profit notre expertise approfondie en matériel post-quantique et nos capacités de conception flexible de semi-conducteurs pour accompagner des partenaires stratégiques dans l’ensemble de l’industrie. Collaborer avec Lattice nous permet d’apporter notre protection en cryptographie post-quantique (PQC) de pointe et adaptée à leurs plateformes FPGA, accélérant ainsi la transition sécurisée vers des systèmes résistants au quantique pour un large éventail d’applications à haute performance. »

« Lattice s’engage à faire progresser la sécurité pour ses clients alors que l’industrie se prépare à l’ère post-quantique. Nous combinons les capacités post-quantiques basées sur TPM des solutions QS7001 et QVault de SEALSQ avec le leadership reconnu de Lattice dans les plateformes FPGA sécurisées et à faible consommation d’énergie. Ainsi, nous élargissons notre portefeuille de solutions compatibles quantique, offrant à nos clients différentes approches pour atteindre la résilience quantique, avec un haut niveau d’assurance et de performance, dans leurs conceptions. », déclare Eric Sivertson, Vice-président de l’activité Sécurité chez Lattice Semiconductor.

Une “démonstration de faisabilité” (PoC) de la solution FPGA-TPM intègre un FPGA sécurisé de Lattice avec le Root-of-Trust (RoT) QVault TPM basée sur la cryptographie post-quantique (PQC) et la solution QS7001 de SEALSQ. Cette PoC démontre la faisabilité technique de l’intégration directe de la cryptographie post-quantique basée sur TPM au sein des architectures FPGA et servira de design de référence fondamental pour renforcer la sécurité en périphérie (edge).

En combinant l’expertise de Lattice dans les FPGA programmables à faible consommation et le leadership reconnu en matière de sécurité de SEALSQ en post-quantique, cette collaboration démontre l’interopérabilité technique des solutions et soutient les efforts plus larges de l’industrie vers des matériels de nouvelle génération sécurisés contre les menaces quantiques. Cette initiative s’inscrit dans le cadre du lancement du “Year of Quantum Security 2026 (YQS2026)” à Washington, où les acteurs publics, industriels et académiques ont convergé vers le constat suivant : la sécurité quantique n’est plus théorique, elle constitue désormais un impératif d’infrastructure et de gouvernance. Les deux entreprises soutiennent les efforts du secteur visant à faire progresser les standards post-quantiques recommandés par des organismes tels que le NIST.

Démonstrations à Embedded World 2026

La nouvelle démonstration PoC sur la sécurité post-quantique sera présentée à Embedded World 2026, du 10 au 12 mars 2026 à Nuremberg, en Allemagne (stand Lattice, hall 4, stand n° 528). Eric Sivertson tiendra une conférence le mardi 10 mars à 17h sur le thème Trusted Resilience Edge : FPGA-TPM unifié pour la cryptographie post-quantique RED et Cyber Resilience Act.