Dédiée aux concepteurs de boîtiers de circuits intégrés et de SiP, la nouvelle technologie de conception développée par Cadence s'attaque à la miniaturisation, à la conception des produits et aux défis de la basse consommation

N°160 - Jan 2024

En ligne :

Rechercher

Nouveaux produits

Dédiée aux concepteurs de boîtiers de circuits intégrés et de SiP, la nouvelle technologie de conception développée par Cadence s’attaque à la miniaturisation, à la conception des produits et aux défis de la basse consommation

Publication: Septembre 2008

Partagez sur

Les nouvelles options de SPB 16.2 aident à réduire la taille des boîtiers et la durée de conception, ainsi qu’à garantir un réseau d’alimentation électrique efficace, tout en améliorant le rendement.

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation dans le domaine de la conception électronique, annonce la sortie de la version SPB 16.2, tout spécialement pensée pour relever les défis actuels et émergents en matière de conception de boîtiers de puces électroniques. Cette dernière version optimise la miniaturisation des boîtiers de circuits imprimés/systèmes dans un boîtier (SiP), réduit la durée du cycle de conception et autorise les conceptions basées sur les méthodologies DFM (Design For Manufactuting), tout en offrant une nouvelle solution de modélisation de l’intégralité des alimentations. Toutes ces nouvelles possibilités permettent d’accroître la productivité des concepteurs de boîtiers de circuits intégrés numériques, analogiques, RF et mixtes travaillant sur des boîtiers à un seul et plusieurs puces de silicium ou sur des boîtiers SiP.

http://www.cadence.com